[发明专利]针对硬核MCU的中断控制器的仿真验证系统及方法

权利要求书

1.一种针对硬核MCU的中断控制器的仿真验证系统，其特征在于，包括：测试软件和仿真验证环境模块；

所述测试软件包括主程序和中断服务程序；所述主程序采用随机的方式对相关中断寄存器进行赋值，并将中断寄存器配置，中断处理信息，软件准备好信号传递给所述仿真验证环境模块；所述中断服务程序记录中断标号与中断顺序；

所述仿真验证环境模块，采用随机方式产生中断置位信息，直接对仿真验证系统中的各中断标志位进行设置；

所述测试软件和仿真验证环境模块配合获取中断处理信息，在一定流程控制下协同完成对中断控制器的仿真验证；即在测试软件对各相关中断寄存器设置完成后，由测试软件向仿真验证环境模块发送软件准备好信号，产生对中断标志位的随机置位信息，在所有中断服务程序执行完毕之后，由测试软件发送结束标志告知仿真验证环境模块，最终给出单个测试例的验证结果。

2.如权利要求1所述的仿真验证系统，其特征在于：待测设计DUT模块，包括：MCU内核及MCU内核自带的中断控制器、外围中断控制器、ROM总线控制器、ROM程序存储器模型和RAM存储器模型；其中，ROM程序存储器模型用于存储仿真验证所需的所述测试软件，MCU内核通过ROM总线控制器访问所述测试软件，RAM存储器模型用于存放所述测试软件中使用的变量。

3.如权利要求1所述的仿真验证系统，其特征在于：所述仿真验证环境模块采用System Verilog语言来搭建开发。

4.如权利要求1-3任一所述的仿真验证系统，其特征在于，所述仿真验证环境模块，包括：

中断产生器模块，通过随机方式产生中断置位信息，直接在环境代码中对系统中的各中断标志位进行设置；其中，中断标志位信息分为两组，一组直接输入MCU内核自带的中断控制器，另一组通过外围中断控制器处理，再将处理结果送入MCU内核自带的中断控制器中，最终将触发在所述测试软件中已由寄存器配置使能的中断；该中断产生器模块将各次随机产生的随机数值，即对应的随机中断标志位设置信息送入记分板模块；所述记分板模块将记录下各次随机的中断标志位设置信息；

监视模块，用于抓取由主程序中特定指令定义的内核行为，获取所述测试软件向验证环境模块传递的中断信息，并将其送入所述记分板模块；所述监视模块抓取由主程序中特定指令定义的内核行为，是指向某一特定RAM地址写数据的动作，而写入的数值既可以作为所述主程序中随机产生的各中断寄存器的配置数值，也可以是中断标号和执行顺序信息，两者皆可通过向不同RAM地址写数据的动作来区分

所述记分板模块，对中断产生器模块产生的随机中断标志位设置信息和获取的中断信息进行处理，以实现中断验证的结果判断和覆盖率收集。

5.如权利要求4所述的仿真验证系统，其特征在于：所述中断信息包括：各中断寄存器的配置信息以及中断的产生和执行顺序。

6.如权利要求4所述的仿真验证系统，其特征在于，所述记分板模块，包括：

覆盖率收集模块，通过各相关中断寄存器设置信息和中断标志置位信息收集覆盖率；

标准值推算模块，在不同的中断寄存器设置和中断标志位设置下，计算标准的中断产生数据，即正常情况下中断的触发以及执行顺序；

检查模块，将经仿真得到的真实中断产生数据与标准的中断产生数据进行对比，得出判断结果，即单个测试例的仿真验证结果，结束一个随机测试例的仿真验证。