[发明专利]一种并联LDO延时启动电路

说明书

技术领域

本发明涉及并联LDO启动控制技术领域，特别涉及一种并联LDO延时启动电路。

背景技术

对于一般的线性电源，大多数已经使用LDO芯片，外围配置简单的电路，目前大多数LDO的芯片建议的典型电路均是EN脚直接和LDO的Vin管脚相连，这种方式的缺点是当多路LDO并联时，LDO会同时启动，造成前级较大的启动冲击电路。

发明内容

为了克服上述现有技术的不足，本发明的目的在于提供一种并联LDO延时启动电路，采用延迟电路，利用了RC迟滞回路，不同的RC参数的延迟时间不一样，达到避免LDO同时启动的目的。

为了实现上述目的，本发明采用的技术方案是：

一种并联LDO延时启动电路，分为前级电源和后级电源，后级电源为多路LDO芯片，每路LDO芯片的输入端接至前级电源的输出端，每路LDO芯片的输入端与使能端之间接有电阻，使能端通过电容接地，该电阻电容构成RC迟滞回路，每路LDO芯片的RC回路配置不同的参数，实现延迟启动。

与现有技术相比，本发明通过RC迟滞回路来延迟使能LDO电路的EN管脚，RC回路配置不同的参数，从而避免了LDO同时启动。

附图说明

附图为本发明的结构示意图。

具体实施方式

下面结合附图和实施例对本发明进行更详尽的说明。

如图所示，本发明为一种并联LDO延时启动电路，分为前级电源和后级电源，后级电源为双路LDO芯片，每路LDO芯片的输入端接至前级电源的输出端，每路LDO芯片的输入端与使能端之间接有电阻，使能端通过电容接地，该电阻电容构成RC迟滞回路。

增加RC的迟滞回路后，R1C1的延迟参数和R2C2的延迟参数不同，在前级Vout1启动后，U2和U3的EN管脚开启的时间不同，使Vout2和Vout3的启动时间错开，对于Vout1而言是减少了容性负载，减少了启动时的冲击电流。

对比原方案与本方案，原方案中，Vout2和Vout3同时启动，相对于Vout1而言负载电容是2倍的C3，输出冲击电流至少是本方案的2倍。