[发明专利]一种带有数字后处理电路的真随机数发生器

权利要求书

1.一种带有数字后处理电路的真随机数发生器，包括真随机数源和真随机数输出寄存器，其特征在于：所述真随机数源和真随机数输出寄存器之间连接有数字后处理电路，所述数字后处理电路由自所述真随机数源连接至所述真随机数输出寄存器的曼彻斯特编码器、线性反馈移位寄存器和DES加密单元构成；所述真随机数输出寄存器用来锁存所述DES加密单元输出的密文，最终真随机数由所述真随机数输出寄存器输出至芯片。

2.根据权利要求1所述带有数字后处理电路的真随机数发生器，其特征在于：所述曼彻斯特编码器由一个异或门、一个非门与一个触发器组成，从而实现从NRZ码到曼彻斯特码的转换，并由编码控制端控制曼彻斯特编码的开始和停止。

3.根据权利要求1所述带有数字后处理电路的真随机数发生器，其特征在于：所述线性反馈移位寄存器采用128位线性反馈移位寄存器，其反馈函数为其产生的随机数的序列周期长度为2¹²⁸-1；所述线性反馈移位寄存器工作时，首先由曼彻斯特码序列作为线性反馈移位寄存器的种子填充至该128位线性反馈移位寄存器中，此时，线性反馈移位寄存器输出使用信号为0，曼彻斯特码序列逐比特进入线性反馈移位寄存器中；当线性反馈移位寄存器的128位全部填充结束后，线性反馈移位寄存器使能信号变为1，此时，线性反馈移位寄存器开始工作，线性反馈移位寄存器输出端开始输出随机数序列。

4.根据权利要求1所述带有数字后处理电路的真随机数发生器，其特征在于：所述DES加密单元由密钥和明文生成单元和DES运算单元构成；所述明文和密钥生成单元通过获取线性反馈移位寄存器输出的随机数生成DES运算所需的64bits的明文和密钥，所述明文和密钥生成单元由明文寄存器和密钥寄存器组成，用于分别锁存64bits的随机数；所述DES运算单元完成16轮的DES加密运算，从而向所述真随机数输出寄存器输出64bits密文。