[发明专利]一种对数正态杂波的实现方法及装置

说明书

技术领域

本发明涉及信号处理领域，尤其涉及一种对数正态杂波的实现方法及装置。

背景技术

随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。

DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。

DSP运算的基本类型是乘法和累加(MAC)运算，卷积、相关、滤波和FFT基本上都属于这一类运算。DSP由于受到串行指令流的限制，在进行运算时，需要完成一个指令周期内的运算，才能进行下一指令周期内的运算。因此适用于取样速率较低，数据较少的系统；当取样速率较高，或数据较多时，DSP计算时间较长，难以满足生成数据的实时性的要求。

发明内容

本发明实施例提供一种对数正态杂波的实现方法及装置，以解决当系统中取样速率较高，或数据较多时，难以满足生成数据的实时性的要求的问题。

本发明实施例提供了一种对数正态杂波的实现方法，该方法包括：

连续确定第一随机序列；

在确定一个第一随机序列后，根据所述第一随机序列确定对应的高斯序列，将所述高斯序列输出；

在确定一个高斯序列后，根据所述高斯序列生成对应的频域相关特性序列；

在生成一个频域相关特性序列后，将所述频域相关特性序列通过零记忆非线性变化ZMNL变换，生成一个对数正态杂波序列。

本发明实施例提供了一种对数正态杂波的实现装置，该装置包括：

随机序列确定模块，用于连续确定第一随机序列；

高斯序列确定模块，用于在所述杂波序列发生器确定一个第一随机序列后，根据所述随机序列确定对应的高斯序列，将所述高斯序列输出；

频域相关特性确定模块，用于在所述杂波序列发生器确定一个高斯序列后，根据所述高斯序列生成对应的频域相关特性序列；

ZMNL变换模块，用于在所述杂波序列发生器生成一个频域相关特性序列后，将所述频域相关特性序列通过零记忆非线性变化ZMNL变换，生成一个对数正态杂波序列。

本发明实施例采用了连续确定第一随机序列，在确定一个第一随机序列后，根据所述随机序列确定对应的高斯序列，将所述高斯序列输出，在确定一个高斯序列后，根据所述高斯序列生成对应的频域相关特性绿鬣，在生成一个频域相关特性序列后，将所述频域相关特性序列通过零记忆非线性变化ZMNL变换，生成一个对数正态杂波序列的方法，对生成各个数据的步骤采用并行处理的方法，避免了现有技术中进行运算时，需要完成一个指令周期内的运算才能进行下一指令周期的运算的问题，满足了生成数据的实时性的要求。

附图说明

图1为本发明实施例中一种对数正态杂波的实现方法的流程示意图；

图2为本发明实施例中连续确定第一随机序列的示意图；

图3为本发明实施例中确定高斯序列的示意图；

图4为本发明实施例中确定频域相关特性序列的示意图；

图5为本发明实施例中零记忆非线性变化ZMNL变换的示意图；

图6为本发明实施例中一种对数正态杂波的实现方法的过程示意图；

图7为本发明实施例中一种对数正态杂波的实现装置的示意图。

具体实施方式

本发明实施例采用了连续确定第一随机序列，在确定一个第一随机序列后，根据所述随机序列确定对应的高斯序列，将所述高斯序列输出，在确定一个高斯序列后，根据所述高斯序列生成对应的频域相关特性序列，在生成一个频域相关特性序列后，将所述频域相关特性序列通过零记忆非线性变化ZMNL变换，生成一个对数正态杂波序列的方法，避免了现有技术中进行运算时，需要完成一个指令周期内的运算才能进行下一指令周期的运算的问题，满足了生成数据的实时性的要求。

下面结合说明书附图对本发明实施例作进一步详细描述。

如图1所示为本发明实施例中一种对数正态杂波的实现方法，包括下列步骤：

步骤101：杂波序列发生器连续确定第一随机序列；

步骤102：杂波序列发生器在杂波序列发生器确定一个第一随机序列后，根据该随机序列确定对应的高斯序列，将高斯序列输出；