[发明专利]时域和频域综合测试装置

权利要求书

1.一种时域和频域综合测试装置，其特征在于，包括前端信号链、采样及成像模块、数据交换模块、主控模块、显示及用户交互模块、接口及扩展模块、电源模块、频谱分析模块、RF程控调理模块，前端信号链通过采样及成像模块与数据交换模块通信，RF程控调理模块通过频谱分析模块与主控模块通信，数据交换模块分别与主控模块、显示及用户交互模块、接口及扩展模块、电源模块电连接。

2.根据权利要求1所述的时域和频域综合测试装置，其特征在于，前端信号链包括转换开关、阻抗转换器、程控衰减器、程控衰减模块、程控增益模块、数模转换器，模拟输入信号连接转换开关后分别通过阻抗转换器、程控衰减器处理，通过转换开关与程控衰减模块连接，程控衰减模块与程控增益模块电连接，数模转换器分别与程控衰减模块、程控增益模块电连接。

3.根据权利要求1所述的时域和频域综合测试装置，其特征在于，采样及成像模块包括双通道模数转换器、DDR2-SDRAM存储器模组、QDR2-SRAM存储器、加密协议芯片、FPGA模块，双通道模数转换器、DDR2-SDRAM存储器模组、QDR2-SRAM存储器、加密协议芯片分别与FPGA模块电连接。

4.根据权利要求3所述的时域和频域综合测试装置，其特征在于，FPGA模块包括采样控制器、存储管理器、高速数字荧光波形成像引擎、串化/解串器、随机数生成器、加密选件管理器，采样控制器通过存储管理器与高速数字荧光波形成像引擎电连接，高速数字荧光波形成像引擎分别连接串化/解串器、QDR2-SRAM存储器、波形运算处理器，采样控制器连接触发控制器，存储管理器分别连接存储控制器、FFT引擎，存储控制器与DDR2-SDRAM存储器模组连接，串化/解串器连接指令解码器，随机数生成器与加密选件管理器电连接，加密选件管理器与加密协议芯片电连接。

5.根据权利要求1所述的时域和频域综合测试装置，其特征在于，数据交换模块包括串行化/解串行单元、数据交换单元、指令解析器、视频图像叠加单元、PCI总线桥，串行化/解串行单元分别与数据交换单元、指令解析器电连接，数据交换单元、指令解析器分别与PCI总线桥电连接，数据交换单元与视频图像叠加单元电连接。

6.根据权利要求1所述的时域和频域综合测试装置，其特征在于，频谱分析模块包括衰减器、低通滤波器、混频器、中频滤波器、模数转换模块、数据处理及交换系统、可变本振发生器，衰减器通过低通滤波器连接混频器，混频器依次通过中频滤波器、模数转换模块与数据处理及交换系统连接，数据处理及交换系统通过可变本振发生器反馈回混频器。