[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

在现有的集成电路工艺中，大马士革结构（Damascene）和金属-绝缘层-金属（MIM）结构的金属电容器均为目前集成电路中的常用结构。

其中，由于金属-绝缘层-金属结构的金属电容器具有电阻值低、寄生电容（Parasitic Capacitance）小的优点，而且没有耗尽层感应电压（Induced Voltage）偏移的问题，因此所述金属-绝缘层-金属结构的电容器得以在模拟电路、射频电路或混合信号电路中被广泛应用。

请参考图1，是现有技术的具有金属-绝缘层-金属结构的金属电容器的剖面结构示意图，包括：位于半导体衬底100内的导电层101；位于所述半导体衬底100和导电层101表面的第一介质层102，所述第一介质层102内具有暴露出导电层101和部分半导体衬底100的开口（未示出）；位于所述开口的侧壁和底部表面的第一金属层103和所述第一金属层103表面的第二介质层104；位于所述第二介质层104表面且填充满所述开口的第二金属层105。其中，所述第二金属层105的材料为铜，由于铜具有低电阻的特性，使所述金属电容器具有更良好的特性。

此外，随着集成电路的集成度不断提高，半导体器件的特征尺寸不断减小，铜以其低电阻的特性成为了金属互连结构的主流材料；为了克服铜材料难以被刻蚀的问题，大马士革结构成为制作铜金属互连的主要结构。

然而，在现有的集成电路制造工艺中，形成所述金属-绝缘层-金属结构电容器和大马士革结构的工艺集成度较低，工艺流程过于复杂。

更多大马士革和金属-绝缘层-金属结构电容器及其形成方法的相关资料请参考公开号为US2007/0057305的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，简化形成金属-绝缘层-金属结构电容器和大马士革结构的工艺。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底内具有第一导电层和第二导电层，所述第一导电层和第二导电层的表面和半导体衬底的表面齐平，所述半导体衬底、第一导电层和第二导电层的表面具有第一介质层；在所述第一介质层表面形成掩膜层，所述掩膜层内具有第三开口和第四开口，所述第三开口暴露出与第一导电层的位置对应的第一介质层表面，所述第四开口暴露出与第二导电层的位置对应的第一介质层表面第二导电层；以所述掩膜层为掩膜，刻蚀所述第一介质层，形成暴露出第一导电层的第一开口、和暴露出第二导电层的第二开口，所述第二开口包括暴露出第二导电层的第一子开口、以及底部与所述第一子开口贯通的第二子开口，所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸；在所述第一开口和第二开口的侧壁和底部表面、以及第一介质层表面形成第一金属层；在所述第一开口的侧壁和底部的第一金属层表面形成第二介质层；在形成所述第二介质层后，在所述第一开口和第二开口内形成填充满所述第一开口和第二开口的第二金属层；去除高于第一介质层表面的第二金属层、第二介质层、第一金属层和掩膜层。

可选的，所述第一开口和第二开口的形成工艺为：在所述掩膜层表面、以及第四开口的侧壁和部分底部表面形成光刻胶层，所述光刻胶层暴露出第二导电层的对应位置；以所述光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第三开口和第四开口底部的第一介质层，形成与第一导电层位置对应的第五开口，以及与第二导电层位置对应的第六开口；去除所述光刻胶层，并以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第四开口、第五开口和第六开口的底部直至暴露出半导体衬底为止，形成暴露出第一导电层的第一开口，和暴露出第二导电层的第二开口。

可选的，所述光刻胶层还覆盖第三开口的侧壁和部分底部的第一介质层表面。

可选的，所述掩膜层包括第一子掩膜层，所述第一子掩膜层的材料为氮化钛、钛、氮化钽和钽中的一种或多种组合。

可选的，所述掩膜层还包括第二子掩膜层，所述第二子掩膜层位于所述第一子掩膜层和第一介质层之间，或位于所述第一子掩膜层表面，所述第二子掩膜层的材料为氧化硅、氮碳化硅和氮化硅中的一种或多种组合。

可选的，还包括：所述第二介质层表面具有第三金属层，所述第三金属层的材料为钌、钛、钛、氮化钽、钽或铜锰合金。