[发明专利]焊垫结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种焊垫结构及其制作方法。

背景技术

在半导体制造领域，集成电路（IC）封装是非常重要的一环，其为芯片和电路板提供了电互连、机械支撑、环境保护及导热通道。具体而言，IC封装就是利用金属线将芯片上的电路管脚引导封装外壳的引脚上，这些引脚又通过印刷电路板与其它器件相连，从而实现内部芯片与外部电路的连接。

因而，在IC封装中，必不可少的一个环节就是打线（wire bonding）过程，即从芯片的焊垫（pad）上引出焊线（bonding wire）的过程。行业内，为检测打线工艺的成功率，一般通过金球推力（ball shear）或金线拉力（wire pull）测试焊线与焊垫之间的连接状况。目前，打线工艺失败的情况比较常见，其原因一般认为是焊垫和焊线之间的粘结性能较差引起的，其次，还与焊垫的结构及其制作方法有关。

以下介绍一种现有的焊垫结构制作方法。如图1所示，其为焊垫的截面结构示意图。该焊垫结构形成于芯片的介电层10及顶层金属（top metal）11上，由钝化层（passivation layer）12及其间的金属焊垫层13构成，此外，为了在钝化层内形成填充金属焊垫层13的窗口，需控制钝化层12刻蚀停止位置，因而，钝化层12与介电层10及顶层金属之间存在刻蚀终止层（etch stop layer）14。

更多焊垫结构及其制作方法请参照公开号为“US 2007/002663 1A1”的美国专利。

然而，上述焊垫结构存在一些问题。例如，随着多次使用后，金属焊垫层13会出现从钝化层12上剥落的现象，这会导致焊垫金属层13与顶层金属11的电连接性变差，进而造成打线工艺失败。

针对上述问题，本发明提供一种可以提高打线成功率的焊垫结构及其制作方法。

发明内容

本发明实现的目的是提出一种新的焊垫结构及其制作方法，以提高打线工艺成功率。

为实现上述目的，本发明提供一种焊垫结构，包括：

位于芯片顶部的介电层及包埋在所述介电层中的顶层金属，所述介电层与所述顶层金属的上表面齐平；

位于所述介电层及顶层金属上钝化层，所述钝化层中具有暴露部分所述顶层金属的窗口，所述窗口内填充有焊垫金属层；

其中，所述钝化层至少包括第一钝化层与第二钝化层，所述第二钝化层粘合所述介电层与第一钝化层。

可选地，所述第二钝化层为刻蚀终止层。

可选地，所述介电层材质为二氧化硅，所述第一钝化层材质为二氧化硅，所述第二钝化层的材质为碳化硅。

可选地，所述钝化层还包括介于第一钝化层与第二钝化层之间的第三钝化层，所述第三钝化层为刻蚀终止层。

可选地，所述介电层材质为二氧化硅，所述第一钝化层材质为二氧化硅，所述第二钝化层的材质为碳化硅，所述刻蚀终止层材质为氮化硅或碳氮化硅。

可选地，所述第二钝化层的厚度占所述第二钝化层与第三钝化层总厚度的比例大于30%。

可选地，所述顶层金属的材质为铜，所述焊垫金属层的材质为铝。

此外，本发明还提供一种焊垫结构的制作方法，包括：

提供芯片，所述芯片顶部具有介电层及包埋在所述介电层中的顶层金属，所述介电层与所述顶层金属的上表面齐平；

淀积钝化层，所述钝化层至少包括第一钝化层与第二钝化层，其中，所述第二钝化层粘合所述介电层与第一钝化层；

在所述钝化层内形成窗口，所述窗口暴露部分所述顶层金属；

在所述窗口内形成焊垫金属层。

可选地，在所述钝化层内形成窗口是通过干法刻蚀在所述钝化层内形成沟槽实现的。

可选地，所述介电层材质为二氧化硅，所述第一钝化层材质为二氧化硅，所述第二钝化层材质为碳化硅，碳化硅的淀积方法为PVD或CVD。

可选地，所述钝化层还包括介于第一钝化层与第二钝化层之间的第三钝化层，所述第三钝化层为刻蚀终止层，所述介电层材质为二氧化硅，所述第一钝化层材质为二氧化硅，所述第二钝化层的材质为碳化硅，所述刻蚀终止层材质为氮化硅或碳氮化硅，碳化硅的淀积方法为PVD或CVD，氮化硅或碳氮化硅的淀积方法也为PVD或CVD。