[发明专利]固态储存装置及其联合编解码方法

说明书

技术领域

本发明是有关于一种固态储存装置与其控制方法，且特别是有关于一种固态储存装置及其联合编解码方法。

背景技术

众所周知，与非门闪存(NAND flash memory)模块所组成的固态储存装置已经非常广泛的应用于各种电子产品。例如SD卡、固态硬盘等等。基本上，在固态储存装置等相关产品中，主要使用Bose-Chaudhuri-Hocquenghem码(以下简称BCH码)来作为错误更正码(ECC code)帮助提升固态储存装置中闪存模块的资料可靠度。

一般来说，固态储存装置内的闪存模块中包括多个存储单元排列而成，而每个存储单元内包括一个浮动栅晶体管(floating gatetransistor)。根据储存容量来区分为每个存储单元储存一位的单层存储单元(Single-Level Cell，简称SLC)闪存、每个存储单元储存二位的多层存储单元(Multi-Level Cell，简称MLC)闪存、与每个存储单元储存三位的三层存储单元(Triple-Level Cell，简称TLC)闪存模块。

基本上，浮动栅晶体管中的浮动栅(floating gate)可以储存热载流子(hot carrier)，而根据热载流子储存量的多少可决定该浮动栅晶体管的临界电压(threshold voltage，简称VTH)。也就是说，具有较高的临界电压的浮动栅极晶体管需要较高的栅极电压(gate voltage)来开启(turnon)浮动栅晶体管；反之，具有较低的临界电压的浮动栅极晶体管则可以用较低的栅极电压来开启浮动栅晶体管。

因此，于闪存的程序周期(program cycle)时，可控制注入浮动栅极的热载流子量，进而改变其临界电压。而在读取周期(read cycle)时，固态储存装置中的感测电路(sensing circuit)即可根据浮动栅晶体管的临界电压来决定其储存状态。

请参照图1，其所绘示为MLC闪存模块中的储存状态与临界电压关系示意图。在MLC闪存模块中，一个存储单元可以有四种储存状态E、A、B、C。在未注入热载流子时，可视为状态E(例如逻辑状态11)，而随着热载流子注入存储单元的数量渐增，依序为状态A(例如逻辑状态10)、状态B(例如逻辑状态00)、状态C(例如逻辑状态01)。其中，状态C具有最高电平，状态B次之，状态A具在次之，状态E具有最低电平。

然而，于相同的储存状态下并非每个存储单元的临界电压都会相同，而是会呈现一临界电压分布，其分布具有一中位(median)临界电压。以图1为例，状态E时的中位临界电压约为V_THE(例如0V)，状态A时的中位临界电压约为V_THA(例如10V)，状态B时的中位临界电压为V_THB(例如20V)，状态C时的中位临界电压约为V_THC(例如30V)。因此，利用存储单元的临界电压分布与第一切割电压Vs1、第二切割电压Vs2、第三切割电压Vs3即可区别出存储单元中的储存状态。

然而，由于相同的储存状态下的存储单元的临界电压是呈现一临界电压分布，因此部份的存储单元的储存状态会产生误判。以储存状态B与储存状态C的临界电压分布曲线为例，区域b内的存储单元将会被误判为储存状态C，而区域c内的存储单元将会被误判为储存状态B。

因此，利用BCH码的编码方式即可在读取时将错误的储存状态更正。然而随着工艺微缩，对于错误更正码的更错能力的要求也逐渐提高。为了提高更错能力，目前主流的BCH码需要大量的检查码(parity bits)，如此将造成面积成本的提高。

为了解决这个问题，低密度奇偶校验码(low-density parity checkcode，以下简称LDPC码)利用软性信息(soft information)解码的特性，可以在较少检查码的情况下，获得较高的更错能力。

请参照图2，其所绘示为软性信息解码示意图。除了以三个切割电压Vs1、Vs2、Vs3来区别存储单元的储存状态之外，利用LDPC码可以再根据软性信息来提高更错能力。举例来说，在三个切割电压Vs1、Vs2、Vs3之外，可提供第一电压区间(Vs1-～Vs1+)、第二电压区间(Vs2-～Vs2+)、与第三电压区间(Vs3-～Vs3+)。

以储存状态B与储存状态C的临界电压分布曲线为例，当存储单元的临界电压位在区域b且该存储单元被读取时，并不会直接提供储存状态C的资料，而是提供一机率值来进行后续资料校正的用途。此机率值为例如70％的储存状态C。