[发明专利]基于扫描链的芯片内部寄存器的复位方法

说明书

技术领域

本发明涉及数字集成电路领域，具体涉及一种基于扫描链的芯片内部寄存器的复位方法。

背景技术

在数字集成电路中，需要通过一定的方法对寄存器进行复位，使得其有一个确定的初始状态（0或1），从而确保数字集成电路能够正常工作。常用的寄存器复位方法包括同步复位和异步复位。在同步复位结构中，当复位信号有效时，寄存器并不立即复位，而是在寄存器的时钟发生有效跳变时，才将寄存器复位为固定的初值。在同步复位结构中，复位信号被作为数据信号，参与寄存器数据输入端的组合逻辑操作，这增加了寄存器之间的组合逻辑级数，对数字集成电路的性能有一定的影响。在异步复位结构中，当复位信号有效时，无论是否有有效的时钟跳变，寄存器将立刻被复位为固定的初值。异步复位寄存器将复位信号作为寄存器的独立输入，因此复位信号不作为数据信号参与寄存器数据输入端的组合逻辑操作，但是异步复位结构的电路稳定性不如同步复位电路。在正常工作时，异步复位电路中复位信号上的任何毛刺都将导致寄存器被错误地复位，而同步复位电路中除非复位信号上的毛刺恰好发生在时钟的有效跳变沿，否则不会导致寄存器被错误地复位。同步复位和异步复位都需要一根全局的复位信号线。在数字集成电路规模不断扩大的情况下，无论是同步复位还是异步复位，都面临全局信号线的布线问题。随着集成电路工艺的不断提高，数字集成电路的规模不断扩大，单个芯片内集成的寄存器数目越来越多。无论是采用同步复位还是异步复位，都需要将全局复位信号送给每一个需要复位的寄存器，这将导致全局复位信号线的负载非常大。且寄存器遍布芯片每一个角落，复位信号需要走很长的路径才能到达寄存器，这导致很大的信号线延迟。目前通用的做法是采用复位树结构，通过多级缓冲，将单根全局复位信号做树形散开，并保证从根节点到所有叶节点的信号线延迟相同。这不仅耗费了大量的硬件资源，带来了一定的复位树功耗开销，而且随着数字集成电路规模的不断扩大，复位树将不断提升芯片物理设计复杂度，对芯片的设计实现造成极大的困难。

综上所述，现有的数字集成电路同步复位结构，对芯片的性能有一定的影响。而异步复位结构具有潜在的稳定性问题。且无论是同步复位结构还是异步复位结构，都需要设计实现全局的复位树结构，不仅带来额外的功耗开销，还对芯片物理实现带来极大的困难。因此，随着集成电路工艺的不断提高和集成度的不断增大，急需一种有效的数字集成电路寄存器复位方法，以解决目前通用的同步和异步复位方法所存在的种种问题。

发明内容

本发明要解决的技术问题是提供一种能够取消现有同步复位或异步复位方法所需的复位树结构，不影响芯片性能、稳定性好、实现简单、性能开销小的基于扫描链的芯片内部寄存器的复位方法。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于扫描链的芯片内部寄存器的复位方法，其实施步骤如下：

1）在芯片设计阶段，将需要复位的寄存器串链构建为至少一条扫描链，且构建扫描链时根据扫描链链头寄存器的复位值以及每一个寄存器的复位值确定该寄存器与扫描链中上一个寄存器之间的连接关系；如果扫描链链头寄存器的复位值为1时，将1连接到该寄存器的扫描输入端；如果扫描链链头寄存器的复位值为0时，将0连接到该寄存器的扫描输入端；如果寄存器与扫描链中上一个寄存器的复位值相同，将该寄存器的扫描输入端与扫描链中上一个寄存器的正向输出端相连；如果寄存器与扫描链中上一个寄存器的复位值不同，将该寄存器的扫描输入端与扫描链中上一个寄存器的反向输出端相连；

2）在芯片使用阶段，将芯片内部各个寄存器的扫描使能信号置为有效，若链头寄存器的复位值为0则在该链头输入0、若链头寄存器的复位值为1则在该链头输入1，并提供复位时钟，控制各个扫描链进入复位扫描状态，在输入复位时钟的控制下将复位值依次写入扫描链中的各个寄存器，在扫描链尾寄存器被写入复位值以后，将扫描使能信号置为无效，退出复位扫描状态，完成芯片复位。

本发明具有下述优点：