[发明专利]P型MOSFET的制造方法

说明书

公开了一种P型MOSFET的制造方法，该方法包括：在半导体衬底上形成MOSFET的一部分，包括位于半导体衬底中的源/漏区、在半导体衬底上方位于源/漏区之间的假栅叠层、以及围绕假栅叠层的栅极侧墙；去除MOSFET的假栅叠层以形成栅极开口，以暴露半导体衬底的表面；在半导体的暴露表面上形成界面氧化物层；在栅极开口内的界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层；在第一金属栅层中注入掺杂离子；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子。

技术领域

本发明涉及半导体技术领域，具体地涉及包括金属栅和高K栅介质的P型MOSFET的制造方法。

背景技术

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸不断减小。MOSFET的尺寸缩小可能导致电流泄漏的问题。高K栅介质的使用使得可以在保持等效氧化物厚度(EOT)不变的情形下增加栅介质的物理厚度，因而可以降低栅隧穿漏电流。然而，传统的多晶硅栅与高K栅介质不兼容。金属栅与高K栅介质一起使用不仅可以避免多晶硅栅的耗尽效应，减小栅电阻，还可以避免硼穿透，提高器件的可靠性。因此，金属栅和高K栅介质的组合在MOSFET中得到了广泛的应用。金属栅和高K栅介质的集成仍然面临许多挑战，如热稳定性问题、界面态问题。特别是由于费米钉扎效应，采用金属栅和高K栅介质的MOSFET难以获得适当低的阈值电压。

为了获得合适的阈值电压，P型MOSFET的有效功函数应当在Si的价带顶附近(5.2eV左右)。对于P型MOSFET，期望选择合适的金属栅和高K栅介质的组合以实现所需的阈值电压。然而，仅仅通过材料的选择获得如此高的有效功函数是困难的。

发明内容

本发明的目的是提供一种改进的制造P型MOSFET的方法，其中可以在制造过程调节半导体器件的有效功函数。

根据本发明，提供一种P型MOSFET的制造方法，所述方法包括：在半导体衬底上形成MOSFET的一部分，所述MOSFET的所述部分包括位于半导体衬底中的源/漏区、在半导体衬底上方位于源/漏区之间的假栅叠层、以及围绕假栅叠层的栅极侧墙；去除所述MOSFET的假栅叠层以形成栅极开口，该栅极开口暴露半导体衬底的表面；在半导体的暴露表面上形成界面氧化物层；在栅极开口内的界面氧化物层上形成高K栅介质；在高K栅介质上形成第一金属栅层(first metal gate layer)；在第一金属栅层中注入掺杂离子；在第一金属栅层上形成第二金属栅层(second metal gate layer)以填充栅极开口；以及进行退火以使掺杂离子扩散并聚积在高K栅介质与第一金属栅层之间的上界面和高K栅介质与界面氧化物之间的下界面处，并且在高K栅介质与界面氧化物之间的下界面处通过界面反应产生电偶极子。

在该方法中，一方面，在高K栅介质的上界面处聚积的掺杂离子改变了金属栅的性质，从而可以有利地调节相应的MOSFET的有效功函数。另一方面，在高K栅介质的下界面处聚积的掺杂离子通过界面反应还形成合适极性的电偶极子，从而可以进一步有利地调节相应的MOSFET的有效功函数。该方法获得的半导体器件的性能表现出良好的稳定性和显著的调节金属栅的有效功函数的作用。

附图说明

为了更好的理解本发明，将根据以下附图对本发明进行详细描述：

图1至6示意性地示出根据本发明的方法的一个实施例在制造P型MOSFET的各个阶段的半导体结构的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在下文的描述中，无论是否显示在不同实施例中，类似的部件采用相同或类似的附图标记表示。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。