[发明专利]数字式真随机数发生器电路

说明书

技术领域

本发明涉及信息安全领域中的真随机数生成。

背景技术

真随机数在非对称加密算法RSA和ECC（椭圆曲线加密）中有非常广泛的应用，比如RSA的密钥生成需要随机数作为种子，通过对其进行Miller-Rabin素数测试和一系列防攻击性检测筛选出可用的p,q，而素数测试本身也需要随机数作为测试向量。ECC椭圆曲线签名算法中，需要随机数k作为签名的种子，并且k的安全性与密钥等价，所以对其随机性有非常高的要求。另外，RSA，ECC等非对称算法，以及AES，SMS4等对称算法，都需要高安全性的密钥，而真随机数发生器的不可预测性保证可以生成符合要求的密钥。

随机数的生成分为真随机数和伪随机数生成两种方式。伪随机数生成一般采用数学算法实现。伪随机数发生器的缺点是，连续的两个随机数输出符合n位多项式，考虑到不可约多项式的数量，假如采用长度较小的多项式，很容易通过遍历法寻找其生成多项式；另外，作为种子的n-bit随机数必须采用手动输入或者真随机数生成，否则每次上电后伪随机数将会生成同样的随机数序列，输出结果就违背了不可重复性，比如RSA的密钥生成，利用这样的序列，每次将生成完全相同的素数，不具有利用价值。伪随机数的好处是可以采用全数字电路实现，而且容易获取高的输出速率，但依然无法替代真随机数发生器。

真随机数发生器分为模拟和数字两种实现方法。模拟方法可以采用混沌效应等电路中不可预测的物理现象提取随机数，但是需要针对工艺定制的电路，不具备迁移性。数字式真随机数发生器则是利用电路中的亚稳态或时钟抖动等随机性作为熵源，因为采用全数字实现，所以具有很好的移植性，可以采用FPGA或者不同工艺的ASIC实现。

发明内容

本发明要解决的技术问题是：如何利用数字电路中的随机源产生随机数。

本发明的特征在于，含有真随机数发生器电路S1和偏置矫正电路S2，其中：

真随机数发生电路S1，含有：六个反相器INV1~INV6、两个选择信号电路M1~M2、两个触发电路D1~D2和一个与门AND1，其中：

与门AND1，输入为时钟信号clock和选择信号select，输出同时送往两个所述选择信号电路,

在六个反相器INV1~INV6中：

反相器INV1、反相器INV2和反相器INV3依次串接，所述反相器INV1的输入端与选择信号电路M1的输出端相连，所述反相器INV3的输出端和所述选择信号电路M1的“1”的输入端相连，

反相器INV4、反相器INV5和反相器INV6依次串接，所述反相器INV4的输入端与选择信号电路M2的输出端相连，所述反相器INV6的输出端和所述反相器电路M2的“1”输入端相连，

所述反相器INV1的输出信号输入到所述选择信号电路M2的“0”输入端，

所述反相器INV4的输出信号输入到所述选择信号电路M1的“0”输入端，

在两个触发器D1~D2中，触发器D1和触发器D2依次串接，其中：

触发器D1，时钟信号输入端输入所述时钟信号clock，输入端D和所述反相器INV1的输出端相连，

触发器D2，时钟信号输入端输入所述时钟信号clock，输入端D和所述触发器D1的Q输出端相连，

偏置矫正电路S2，含有：两个选择开关SW1~SW2，六个触发器D3~D8，以及四个异或门XOR1~XOR4，其中：

选择开关SW1，输入端与所述触发器D2的输出端Q相连，

在四个触发器D3~D8中：

触发器D3~触发器D6共四个触发器，四个时钟信号输入端都输入所述时钟信号clock，四个D输入端分别连接到所述选择信号开关SW1的四个选择输出端，

在四个异或门XOR1~XOR4中：

异或门XOR1的两个输入端分别与所述触发器D3、触发器D4的输出端Q相连，

异或门XOR2的两个输入端分别与所述触发器D5、触发器D6的输出端Q相连，

异或门XOR3的两个输入端分别与所述异或门XOR1、异或门XOR2的输出端相连，

异或门XOR4，输出使能信号enable，

选择开关SW2，输入端与所述异或门XOR3的输出端相连，

在两个触发器D7~D8中：时钟信号输入端都输入所述时钟信号clock，各自的输入端Q分别与所述选择开关SW2的两个选择输出端相连，

触发器D7的输出端Q与所述异或门XOR4的第一个输入端相连，