[发明专利]非易失性存储器件及其操作方法和制造方法

说明书

相关申请的交叉引用

本申请要求2011年12月28日提交的申请号为10-2011-0144934的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件及其操作方法和制造方法，更具体而言，涉及一种包括垂直层叠在衬底上的多个存储器单元的非易失性存储器件及其操作方法和制造方法。

背景技术

非易失性存储器件是即使电源中断也能维持储存的数据的存储器件。目前，广泛使用诸如NAND型快闪存储器件的各种非易失性存储器件。

随着在硅衬底上以单层形成存储器单元的二维非易失性存储器件的集成度的进一步提高达到物理极限，已经研发了从硅衬底垂直层叠多个存储器单元的三维非易失性存储器件。

图1A至图1C是说明现有的三维非易失性存储器件的示图，其中，图1A是立体图，图1B是沿着图1A的线A-A’截取的截面图，图1C是主要示出图1A中的字线的平面图。

参见图1A至图1C，现有的非易失性存储器件包括：衬底100；沟道结构C，所述沟道结构C设置在衬底100上并沿第一方向（见x轴）延伸；字线WL_0至WL_N，所述字线WL_0至WL_N在沟道结构C之间沿第二方向（见y轴）延伸以面对沟道结构C的侧壁；源极选择线SSL和源极线SL；漏极选择线DSL_0至DSL_N，所述漏极选择线DSL_0至DSL_N设置在沟道结构C的台阶形端部之上并沿第二方向延伸；以及位线BL，所述位线BL设置在漏极选择线DSL_0至DSL_N之上并沿第一方向延伸。存储器层130插入在字线WL_0至WL_N与沟道结构C之间，栅电介质层140插入在源极选择线SSL与沟道结构C之间。存储器层130是用于使沟道层120和字线WL彼此电绝缘并储存电荷的层，其中，所述层可以具有三层结构，包括隧道电介质层、电荷存储层以及电荷阻挡层，例如ONO（氧化物-氮化物-氧化物）结构。

详细地，沟道结构C包括交替层叠的多个层间电介质层110和多个沟道层120。面对一个沟道层120的一个字线WLm和插入在字线WLm与沟道层120之间的存储器层130构成单位存储器单元MC。此外，面对一个沟道层120的源极选择线SSL和插入在源极选择线SSL与沟道层120之间的栅电介质层140构成源极选择晶体管。

沟道接触150形成在相应的沟道层120的保护端部上，漏极选择晶体管的沟道160设置在相应的沟道接触150之上。面对一个沟道160的一个漏极选择线DSL和插入在该漏极选择线DSL与该沟道160之间的栅电介质层（未示出）构成漏极选择晶体管。

共用同一沟道层120的多个存储器单元MC构成一个存储串ST。因此，在每个沟道结构C中，设置了被层叠成数目与沟道层120的数目相同的存储串ST_0~X。共用同一沟道结构C的层叠的存储串ST_0~X与同一位线BL连接。另外，与多个位线BL连接的多个存储串ST_0~X的层叠与一个源极线SL共同地连接。

共用同一字线WL的多个存储器单元MC构成一个页PAGE。因此，针对每个字线WL，页PAGE_0~X层叠成数目与沟道层120的数目相同。共用一个字线WL的层叠的页PAGE_0~X之中的期望的页PAGE可以由漏极选择晶体管来选择。

具有如上所述结构的非易失性存储器件的读取和写入操作可以用如下方式来执行，具体地，以根据本领域已知的方案在控制字线WL_0至WL_N和位线BL的同时利用多个漏极选择晶体管来选择期望的页PAGE的方式来执行。也就是说，在读取和写入操作中，可以通过将与期望的页PAGE连接的漏极选择晶体管导通并将其余的漏极选择晶体管关断来选择期望的页PAGE。

然而，在上述非易失性存储器件中，因为同一字线WL面对每个沟道层120的两个侧壁，在编程或擦除操作中，电荷经由选中的存储器单元MC的两侧而同时注入到存储器层130的电荷存储层中或从电荷存储层中出来。换言之，一个存储器单元MC中储存一个比特数据（“00”或“11”）。图1C例示储存数据“00”的情况。

另外，由于上述非易失性存储器件的结构特性，作为存储器层130的电荷存储层，广泛使用了在能量陷阱中储存电荷的电介质层，例如氮化硅层。在这种情况下，当与浮栅类型非易失性存储器件的电荷存储层例如多晶硅层相比较时，更难于实现多电平单元。

因而，在如上所述的现有的三维非易失性存储器件中，很难实施多电平单元。

发明内容

本发明的实施例针对一种在三维结构中具有多电平单元的非易失性存储器件及其制造方法。