[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种一种形成共享接触孔（share contact）的方法。

背景技术

在半导体器件制造过程中，共享接触孔的形成是必不可少的步骤。

现有技术形成共享接触孔通常包括以下步骤：首先，如图1A所示，提供半导体衬底100，所述半导体衬底100中形成有浅沟槽隔离(STI)结构101，所述浅沟槽隔离结构101将所述半导体衬底100分为NMOS区和PMOS区。在所述NMOS区和所述PMOS区分别形成有虚拟栅极结构102，所述虚拟栅极结构102的两侧形成有侧壁结构103，所述侧壁结构103由氮化物构成，优选氮化硅。所述PMOS区的源/漏区形成有嵌入式锗硅层104，在所述嵌入式锗硅层104以及所述NMOS区的源/漏区上形成有自对准金属硅化物105；接着，如图1B所示，采用湿法蚀刻工艺去除所述侧壁结构103，接下来，在所述半导体衬底100上依次形成接触孔蚀刻停止层106和层间介电层107，以覆盖所述虚拟栅极结构102，然后，执行研磨过程以露出所述虚拟栅极结构102的顶部；接着，如图1C所示，去除所述虚拟栅极结构102中的牺牲栅电极层，在留下的栅沟槽中填充金属栅极以形成金属栅极结构108；接着，如图1D所示，在所述半导体衬底100上再次形成所述层间介电层107，以覆盖所述金属栅极结构108，接下来，执行接触孔光刻和蚀刻过程，以在所述层间介电层107中形成共享接触孔110和接触孔109，然后，蚀刻暴露出来的接触孔蚀刻停止层106，以实现同下方的自对准金属硅化物105和金属栅极结构108中的金属栅极的连通。

由于先前形成的接触孔蚀刻停止层106的高度与所述金属栅极结构108的高度等同，因此，接触孔蚀刻过程中的过蚀刻会暴露所述金属栅极结构108和所述自对准金属硅化物105之间的衬底111，并对所述衬底111造成损伤，由此所导致的衬底材料的损失将会引发严重的漏电现象，使器件的性能下降。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构的两侧形成有侧壁结构，所述虚拟栅极结构两侧的源/漏区上形成有自对准金属硅化物；回蚀刻所述侧壁结构；对经过所述回蚀刻的侧壁结构进行表面处理，以在所述侧壁结构的表面形成保护层；在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，以覆盖所述虚拟栅极结构；执行研磨过程以露出所述虚拟栅极结构的顶部；去除所述虚拟栅极结构中的牺牲栅电极层，形成金属栅极结构；再次形成另一层间介电层，以覆盖所述金属栅极结构，并研磨所述另一层间介电层以使其表面平整；形成接触孔。

进一步，所述侧壁结构的材料为氮化硅。

进一步，采用干法蚀刻工艺实施所述回蚀刻。

进一步，所述回蚀刻的工艺条件包括：压力1-10mTorr，源功率100-800W，偏置功率100-600W，气体CH₃F的流量为60-150sccm，CH₃F与O₂的气体流量比为0.8-1.2。

进一步，所述回蚀刻结束之后，所述侧壁结构的宽度为原来尺寸的1/2-3/4，所述侧壁结构的高度为原来尺寸的1/4-1/2。

进一步，采用化学气相沉积工艺实施所述表面处理。

进一步，所述表面处理的工艺条件包括：源气体为四甲基硅烷，温度为300-350℃。

进一步，在所述表面处理之后，还包括在氢气的环境下对形成有所述保护层的侧壁结构实施另一表面处理的步骤，以使所述侧壁结构具有应力特性。

进一步，所述应力为拉应力或压应力。

进一步，所述虚拟栅极结构包括自下而上依次层叠的界面层、高k介电层、覆盖层和牺牲栅电极层。

进一步，所述金属栅极结构包括自下而上依次层叠的功函数金属层、阻挡层、浸润层和填充金属层。

根据本发明，在形成共享接触孔时，对所述接触孔蚀刻停止层的蚀刻不会破坏所述侧壁结构，因而所述侧壁结构下方的衬底不会被蚀刻，从而避免由此引发的漏电现象。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1D为现有技术形成共享接触孔的各步骤的示意性剖面图；