[发明专利]一种硅基液晶微显示器像素点电路

权利要求书

1.一种硅基液晶微显示器像素点电路，其特征在于像素点电路由5个传输门和两个存储电容组成，即第一传输门（TG1）、第二传输门（TG2）、第三传输门（TG3）、第四传输门（TG4）、第五传输门（TG5）、第一存储电容C_A，第二存储电容C_B；每一个传输门均由一对场效应管构成，第一PMOS场效应管（1）和第二NMOS场效应管（2）构成第一传输门（TG1），第三PMOS场效应管（3）和第四NMOS场效应管（4）构成第二传输门（TG2），第五PMOS场效应管（5）和第六NMOS场效应管（6）构成第三传输门（TG3），第七PMOS场效应管（7）和第八NMOS场效应管（8）构成第四传输门（TG4），第九PMOS场效应管（9）和第十NMOS场效应管（10）构成第五传输门（TG5）；第一存储电容C_A接在第一传输门（TG1）和第二传输门（TG2）之间，第二存储电容C_B接在第三传输门（TG3）和第四传输门（TG4）之间，第一存储电容C_A和第二存储电容C_B另一端接地；第五传输门（TG5）的输入端为该像素点电路的输入端，接数字模拟转换器DAC，第五传输门（TG5）的输出端分别与第一传输门（TG1）和第三传输门（TG3）的输入端相连；第一传输门（TG1）的输出端接第二传输门（TG2）的输入端，第三传输门（TG3）的输出端接第四传输门（TG4）的输入端，第二传输门（TG2）和第四传输门（TG4）的输出端相连作为该像素点电路的输出端接液晶负载。

2.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于第五传输门（TG5）由行选信号控制，数字模拟转换器DAC逐行对像素点电路充电时，未选中行对应的行选开关保持关断状态，同一列像素点电路之间由第五传输门（TG5）相隔离，减小了同一列其他像素导致的寄生电容。

3.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于每一行像素点与数字模拟转换器DAC总线之间有一个行选总开关，行选总开关由行选信号控制，保证除了当前写入的行外，阵列内其他行的传输线与数字模拟转换器DAC总线断开，减小像素阵列内数字模拟转换器DAC传输线引入的寄生电容。

4.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于所述第一存储电容C_A，第二存储电容C_B皆采用金属氧化物半导体MOS电容与多晶硅-绝缘层-多晶硅PIP电容两个电容并联的存储电容结构。

5.根据权利要求1所述的硅基液晶微显示器像素点电路，其特征在于所述像素点电路采用帧刷新模式，第一传输门（TG1）、第三传输门（TG3）控制对第一存储电容C_A、第二存储电容C_B中的一个充电，同时第二传输门（TG2）和第四传输门（TG4）控制另一个存储电容对液晶负载放电。