[发明专利]基于PXIe接口的数字化仪

权利要求书

1.一种基于PXIe接口的数字化仪，其特征在于，包括：

模拟信号处理与模拟/数字A／D转换电路单元，用于对输入的模拟信号进行调理，并进行A／D采集，将A/D采集后的数字信号输入到板载信号处理单元；

触发管理单元，用于进行触发源分配，并进行触发类型管理；

时钟管理单元，用于产生所述数字化仪各单元的时钟信号，并对所述时钟信号进行分配；

板载信号处理单元，用于对A/D采集后的数字信号进行处理，输出信号速率可调的IQ数据流信号；

捕获引擎单元，用于根据所述触发管理单元发送的触发信号和所述时钟管理单元发送的时钟信号向所述板载内存存储管理单元发送存储IQ数据流信号的控制指令；

板载内存存储管理单元，用于根据所述捕获引擎单元的控制指令，将所述板载信号处理单元输出的所述IQ数据流信号进行存储；

PXIe接口逻辑控制单元，用于与PXIe总线接口进行通信，接收控制单元通过PXIe总线接口发送的控制信号，根据所述控制信号对所述数字化仪内部各个单元的寄存器进行读写，实现对所述数字化仪中的各个单元的配置和控制；获取所述板载内存存储管理单元中存储的IQ数据流信号，通过所述PXIe总线接口将所述IQ数据流信号到分析单元；

所述分析单元，用于根据所述IQ数据流信号进行示波、矢量信号分析和频谱分析。

2.如权利要求1所述的数字化仪，其特征在于，所述模拟信号处理与模拟/数字A/D转换电路单元具体包括：阻抗匹配模块、衰减器、滤波放大模块、以及A/D采集模块；

阻抗匹配模块，用于对所述模拟信号进行终端匹配；

衰减器，由30dB动态范围、以及0.5dB步进的衰减网络组成，用于对所述阻抗匹配模块输出的模拟信号进行衰减；

滤波放大模块，包括：滤波器、开关、以及放大器，其中，所述滤波器用于对两种滤波方式进行选择，并对所述衰减器输出的模拟信号进行滤波，其中，两种滤波方式包括：低通方式和带通方式，低通方式完成100Hz～400MHz的模拟信号接收；带通方式完成296.4MHz～346.4MHz的模拟信号接收；所述开关以及所述放大器用于将所述模拟信号的幅度调整到A/D采集模块的接收范围内；

A/D采集模块，用于进行A/D采集，将模拟信号转换为数字信号。

3.如权利要求1所述的数字化仪，其特征在于，

所述触发源包括：外部可编程功能接口PFI触发、背板总线触发、信号通道0触发、以及板载信号处理单元触发；

所述触发类型包括：立即触发、软件触发、以及数字触发。

4.如权利要求1所述的数字化仪，其特征在于，时钟管理单元具体包括：

时钟产生模块，用于通过AD9511芯片将参考时钟经过锁相环PLL倍频至预定频率，然后经过预设的分频器分频至所需要的频率；

时钟分配模块，用于将所述AD9511芯片产生的时钟信号分配给各单元。

5.如权利要求1所述的数字化仪，其特征在于，所述PXIe接口逻辑控制单元采用FPGA实现。

6.如权利要求3所述的数字化仪，其特征在于，所述板载信号处理单元具体包括：均衡滤波器、数字增益模块、数字偏移模块、直接数字控制DDC模块、数据处理模式选择模块、以及OSP触发模块；

所述均衡滤波器，用于A/D采集后的数字信号进行均衡滤波；

所述数字增益模块，用于对均衡滤波后的数字信号进行数字增益；

所述数字偏移模块，用于数字增益后的数字信号进行数字偏移；

所述DDC模块，用于对数字偏移后的数字信号进行处理，输出IQ数据流信号；

所述数据处理模式选择模块，用于选择对所述IQ数据流信号进行处理的数据处理模式，其中，所述数据处理模式包括：实数数据处理模式和复数数据处理模式；

板载信号处理单元触发模块，用于向所述触发管理单元发送所述IQ数据流信号，其中，所述IQ数据流信号作为板载信号处理单元触发的判断依据。

7.如权利要求6所述的数字化仪，其特征在于，所述DDC模块具体包括：

频率转换模块，用于对数字偏移后的数字信号进行数字混频和下变频；

小数分频重采样模块，用于对进行下变频后的数字信号进行小数分频重采样；

滤波抽取模块，用于对输入的数字信号进行滤波抽取，输出IQ数据流信号。