[发明专利]数据读出装置

说明书

技术领域

本发明涉及读出非易失性存储元件的数据的数据读出装置。

背景技术

对现有的读出非易失性存储元件的数据的数据读出装置进行说明。图3是示出现有的数据读出装置的图。数据读出装置由石英（水晶）振荡电路10、分频电路20、振荡停止检测电路30、读出信号生成电路40、数据读出电路50构成。

石英振荡电路10输出用于生成进行数据读出的定时的源振动（源振）Φ1。分频电路20是将由石英振荡电路10生成的源振动Φ1的频率按1/2、1/2地分频而生成任意频率的电路。振荡停止检测电路30输入由分频电路20分频的任意频率信号Φ3，在信号Φ3振荡的情况下，输出Φ4为High（高），在信号Φ3未振荡的情况下，输出Φ4为Low（低）。

由于在刚刚接通电源之后，石英振荡电路10的源振动Φ1未振荡，因而由分频电路20生成的信号Φ3也不振荡。所以，振荡停止检测电路30的输出Φ4变为Low。在电源接通后不久，如果石英振荡电路10的振荡开始后的源振动Φ1振荡，则分频电路20的信号Φ3也振荡，振荡停止检测电路30的输出Φ4变为High。如这样，振荡停止检测电路30是在由于电源接通或某些影响而导致石英振荡电路10的振荡停止的情况下输出检测信号的电路。

读出信号生成电路40输入由分频电路20分频的任意频率信号Φ2和振荡停止检测电路30的输出Φ4。如果频率信号Φ2从Low变化为High，则作为输出的读出信号Φ50从High变为Low，在一定时间后再次变为High。另外，如果输出Φ4从Low变化为High，则同样地，读出信号Φ50从High变为Low，在一定时间后再次变为High。

频率信号Φ2所导致的数据读出，在反映数据读出电路50的数据的被调整电路间歇地进行动作的情况下使用。振荡停止检测电路30的输出Φ4所导致的数据读出，在反映数据读出电路50的数据的被调整电路在刚刚接通电源之后，或者在复位解除（图中虽未显示）后等必须立即进行动作的情况下使用。如果从读出信号生成电路40输出的读出信号Φ50变为Low，则数据读出电路50开始数据读出。在图5中示出至此所说明的现有的数据读出装置的时序图。

关于数据读出电路50，已知如专利文献1、2所示的构成。图4是示出专利文献1所示的数据读出电路的图。

对图4所示的数据读出电路的动作进行说明。

首先，Φ02变为High，NMOS晶体管54导通（ON）。由此，设置闩锁电路（latch circuit）55， 在Dout输出Low。接着，在Φ02变为Low之后，Φ01变为Low，PMOS晶体管51、52导通。如果OTP元件53为耗尽状态即写入状态，则OTP元件的导通电流导致闩锁电路55反相，将High输出至Dout。

在专利文献1中未清楚记载，非易失性存储元件周边的电位状态在数据读出时和数据写入时相等。

同样地，在专利文献2所示的构成中，非易失性存储元件周边的电位状态在数据读出时和数据写入时也相等。

专利文献1：日本特开2010－192039号公报；

专利文献2：日本特开2004－294260号公报。

发明内容

在现有的数据读出装置中，有时例如由于静电施加至电源端子，因而振荡停止检测电路30误动作，输出从Low变化为High。由此，在静电施加中或静电放电中开始读出动作。由于数据读出电路50的非易失性存储元件周边的电位状态在数据读出时和数据写入时相等，因而有将数据误写入非易失性存储元件之虞。

本发明为了解决上述课题，提供一种数据读出装置，其特征在于，具备使在电源接通后或复位解除后生成的数据读出信号具有延迟的延迟电路。

发明的效果

依据本发明，现有的数据读出电路可以是原样的构成，能够在电源接通后或复位解除后以必要的最小限度的延迟幅度将非易失性存储元件的数据反映于被调整电路，还能够防止静电所导致的误写入。

附图说明

图1是示出本实施方式的数据读出装置的图。

图2是本实施方式的数据读出装置的时序图。

图3是示出现有的数据读出装置的图。

图4是示出现有的数据读出电路的图。

图5是现有的数据读出装置的时序图。

具体实施方式

以下，参照附图，说明本实施方式。

对数据读出振荡装置的构成进行说明。