[发明专利]一种大规模微系统芯片的片上多节点系统的自测试方法

说明书

技术领域

本发明涉及芯片测试领域，具体地，涉及一种大规模微系统芯片的片上多节点系统的自测试方法。

背景技术

由于具有良好的可扩展性以及在芯片性能和硬件开销以及功耗方面的优势，片上网络（Network-on-Chip，NoC）互连结构正逐渐成为大规模微系统芯片（System-on-Chip，SoC）设计的趋势。

NoC按拓扑结构规则性可以分成两种：一，同构互连网络，即适用于相同IP核互连的规则架构，如Mesh架构，fat trees架构等；二，异构互连网络，即适用于不同IP核互连的不规则架构，如集成了CPU、DSP、RAM、Co-process等不同IP核的互连架构。然而，NoC的广泛使用依赖于对它的测试方法的不断完善。

参考文献[1]介绍了对采用NoC作为互连结构的SoC的测试的各个方面，包括对IP核的测试，以及对网络互连本身的测试。对网络互连的测试也包括两个方面：一，对路由器Router（在参考文献[1]称为交换开关Switch）的测试；二，对Router之间的互连线路的测试。参考文献[1]还具体地提出了对Router（或称Switch）的测试方法。参考文献[2]对参考文献[1]中提出的方法提出了一些改进，但并未对Router之间的互连线路提出具体的测试方法。

参考文献

[1]Grecu C，Pande P，Baosheng Wang；Methodologies and Algorithms for Testing Switch-Based NoC Interconnects；International Symposium on Defect and Fault Tolerance in VLSI Systems，Washington，2005：238-246。

[2]欧阳一鸣，齐芸，梁华国；一种片上网络路由器的测试方法；电信科学，2010年03期。

实际上，在对NoC芯片的Router以及IP核等其他部件进行测试之前，如何通过对互连线路快速有效的内建自测试来确保其畅通，是整个NoC芯片的测试中的第一步。所以，如何控制对互连线路的测试流程以及统计其测试信息并判断测试是否结束，是一个关键的问题，而目前并无该技术。

发明内容

本发明的目的在于，针对上述问题，提出一种大规模微系统芯片的片上多节点系统的自测试方法，以实现测试结果准确和总体测试时间少的优点。

为实现上述目的，本发明采用的技术方案是：一种大规模微系统芯片的片上多节点系统的自测试方法，主要包括：

对片上多节点系统中的路由器（Router）进行初始化设置，并设定测试源（Test Source）；

该测试源（Test Source），能够在片上多节点系统启动时，启动路由器的并行自测试流程，统计并行自测试流程的测试信息。

进一步地，所述对片上多节点系统中的路由器进行初始化设置的操作，具体包括：

对片上多节点系统中的每个路由器，增加并行测试功能和发送测试信息功能；

对片上多节点系统中多个路由器之间的互连线路进行分类。

进一步地，所述对片上多节点系统中多个路由器之间的互连线路进行分类的操作，具体包括：

将片上多节点系统中多个路由器之间的互连线路，分为数据输入通道DIC、数据输出通道DOC、触发输入通道TIC、触发输出通道TOC、反馈输入通道FIC和反馈输出通道FOC。

进一步地，上述路由器的并行测试流程，具体包括：

标号为X的路由器Router(X)对其所有的数据输出通道（DOC）同时执行测试流程，设Z为与标号为X的路由器Router(X)直接连接的任意路由器的标号，Y为成功触发标号为X的路由器Router(X)的路由器标号，0为测试源（Test Source）的标号，则该测试流程如下：

⑴经标号为X的路由器至标号为Z的路由器的数据输出通道DOC(X→Z)发送一系列测试向量（Test Vector）；

⑵若在限定时间内未从相应的标号为Z的路由器至标号为X的路由器的反馈输入通道FIC(X←Z)接收到测试反馈信息，则认为此次测试超时，并经标号为X的路由器至标号为Z的路由器的数据输出通道DOC(X→Z)重新发送一系列测试向量（Test Vector）；