[发明专利]集成电路逻辑优化并行处理方法

说明书

技术领域

本发明涉及一种集成电路逻辑优化并行处理方法。 

背景技术

由于在国内外期刊、会议论文、著作等中对集成电路逻辑优化并行处理中的任务调度的研究几乎是没有出现过的，因此就需要在研究并行处理调度算法和逻辑优化两个领域的基础上，结合逻辑优化中的特点，形成适用于逻辑优化的并行处理调度算法。 

随着EDA的发展，集成电路的逻辑函数变量数及状态数越来越多，而传统的逻辑函数化简方法，比如公式法、卡诺图法，已不再能满足优化集成电路的工作。公式法的不直观，导致难以确定化简思路和判定函数是否最简；而卡诺图法虽较比较直观，但它只是比较适合五个以下变量的函数，是以画图为基础的，因此不便于计算机的实现。近几年，随着VLSI芯片集成度的大大提高，一些优化方法被相继提出，其中具有代表性的算法大致可以分为两类：一类是先对最小项集合进行化简，从而获得本源蕴涵项(prime implicant)集合，然后再进行求解最小覆盖。另一类则不必求出全部实质蕴涵项，而是直接构建函数的最小覆盖。 

在逻辑问题研究领域中，美国加里福尼亚大学伯克利分校的Brayton与日本九州（Kyushu）大学的Sasao的研究是极具代表性的，而在逻辑优化领域中，日本的J.Butler和Shinobu Nagayama、台湾师 大资讯工程研究所S.-S.Lin以及捷克斯洛伐克捷克科技大学的Petr Fiser的研究颇多。而在国内，中科院、清华大学、北京大学、浙江大学、上海交通大学、复旦大学、北京理工大学等著名高校的专家、学者也在逻辑设计自动化方面进行了大量的应用与研究，并且取得了引人注目的成果，从而在理论和应用方面推动了我国集成电路设计、加工和制造事业的发展。 

1952年Quine-McCluskey首次提出了最小化布尔函数的方法—Q-M法，其在功能上等同卡诺图法，但是该方法是根据真值表逐层逐项地比较并合并的表格法化简，这样可以有效地利用计算机处理问题。当逻辑变量变多时，最小项的数目也急剧增加，则需占用的内存就变多，朱幼莲提出用星积运算求质蕴涵素项，而用选择极值法求最小覆盖的方法，通过采用灵活的数据结构来重新组合化简步骤，进而大大节省存储空间，加快逻辑化简的速度。王忠林则介绍了一种可以化简复杂逻辑函数的方法——列表法，该方法是利用逻辑函数的最小项对相邻最小项进行合并，消去多余的变量因子，从而得到逻辑函数的最简式。管致锦提出的适合大变量逻辑函数最佳覆盖的改进Beister算法，是针对对最小列覆盖算法的相关规则，优先考虑含有效1多的列和含1较少的行。基于变换化简法，吕宗伟给出了一种改进的适用于局部逻辑网络优化的多级逻辑优化算法，该算法通过计算逻辑网络中门或连线处的无关项，迅速地获得最大允许函数集合，从而降低计算时间，并提高原算法的适用性。管致锦等人提出一种新的本源蕴涵项的生成算法，生成过程中遵循“最小孤立点优先”的原则，仅产生 本源项子集来形成覆盖，使冗余项减少，从而有效地提高运算速度。在分析多输出逻辑函数最小化覆盖选拔算法的基础上，叶静提出了针对大规模逻辑函数优化的改进选拔算法，此算法利用相交迭代的思想，而大大提高处理速度，同时利用局部搜索的思想解决分支处理时内存占用率高、处理时间长等问题。