[发明专利]网络中继装置

说明书

技术领域

本发明涉及网络中继装置，特别涉及对网络中继装置内的可编程逻辑电路进行更新的技术。

背景技术

近年来，关于路由器或交换机（switch）等的网络中继装置中的功能的安装，代替面向特定用途的集成电路即ASIC（ApplicationSpecific Integrated Circuit）或软件，大多使用能够实现内部电路程序的FPGA（Field Programmable Gate Array）或CPLD（ComplexProgrammable Logic Device）这样的可编程逻辑电路实现。

一般地，上述可编程逻辑电路中的SRAM型的FPGA在其起动时从非易失性存储器中下载被称为配置数据的数据，根据该数据进行内部电路的构成。在这种可编程逻辑电路中，通过随时改写存储在非易失性存储器中的配置数据，能够容易地进行内部电路的修正或更新。另外，下面，将可编程逻辑电路读入配置数据并构成内部电路的动作称为“配置”。

关于这种可编程逻辑电路，作为半导体细微化发展的结果，公知由于放射线等的影响而产生软错误（存储器/单元的数据变化）。在可编程逻辑电路中产生软错误时，需要进行可编程逻辑电路的再次配置。以往，在该再次配置的同时，需要进行包含可编程逻辑电路的周边器件全体的再次起动。具体而言，这是因为，当对可编程逻辑电路进行再次配置时，由于可编程逻辑电路所收纳的全部接口的值为不定值，所以，无法保障该周边器件的动作。并且，可编程逻辑电路所保持的信息（例如周边器件的设定信息、统计信息等）也被复位。因此，在对可编程逻辑电路进行再次配置时，事前需要进行可编程逻辑电路和周边器件的功能的停止和复位。而且，在进行再次配置的可编程逻辑电路是对网络中继装置的网络接口部进行控制的电路的情况下，存在伴随再次配置的再次起动导致网络中继装置的通信停止的问题。

为了解决这种问题，以往，公知有通过采用双重可编程逻辑电路来避免网络中继装置的通信停止的技术（例如参照专利文献1）。

现有技术文献

专利文献

专利文献1：日本特开2007-58419号公报

专利文献2：日本特开2010-166488号公报

发明内容

发明要解决的课题

在该技术中，虽然避免了可编程逻辑电路的再次配置时的网络中继装置的通信停止，但是，由于采用双重可编程逻辑电路，所以，存在成本增大、结构复杂等的问题。

在本发明的一个方式中，其目的在于，在搭载了可编程逻辑电路的网络中继装置中，避免可编程逻辑电路的配置时的通信停止，而不采用双重可编程逻辑电路。

用于解决课题的手段

为了解决上述课题，本发明的一个方式的网络中继装置具有：主控制部，对所述网络中继装置的各部进行控制；网络接口部，在与外部之间收发包；以及中继处理部，进行经由所述网络接口部接收到的接收包的目的地判定，所述网络接口部具有：多个线路接口部，分别连接有物理线路；数据存储部，存储电路数据；可编程逻辑电路，实现具有规定功能的逻辑电路；设定电路，使用存储在数据存储部中的所述电路数据，针对所述可编程逻辑电路构成所述逻辑电路；以及状态控制部，设置在所述可编程逻辑电路以外的电路中，并且，将各线路接口部的状态控制为能够进行数据收发的激活状态和不能进行数据收发的准备状态中的任意一种状态。

并且，例如，在上述方式的网络中继装置中，所述主控制部与所述设定电路之间通过控制信号线连接，该控制信号线传递用于对所述设定电路进行控制的控制信号，所述主控制部与所述可编程逻辑电路之间通过控制信号线连接，该控制信号线传递用于对所述可编程逻辑电路进行控制的控制信号。

发明效果

根据本发明的一个方式，在可编程逻辑电路的配置时，状态控制部也不会受到影响而能够继续进行动作。其结果，在搭载了可编程逻辑电路的网络中继装置中，能够避免可编程逻辑电路的配置时的通信停止，而不采用双重可编程逻辑电路。

另外，本发明能够通过各种方式实现。例如，能够通过网络中继装置、网络中继装置的控制方法、用于实现这些方法或装置的功能的计算机程序、记录了该计算机程序的存储介质等的方式实现。

附图说明

图1是示出作为本发明的一个实施例的交换机的概略结构的说明图。

图2是示出伴随软错误的再次配置处理的顺序的流程图。

图3是示出伴随功能变更等的再次配置处理的顺序的流程图。

图4是示出配置执行中的交换机的各部的状况的说明图。