[发明专利]基于FPGA的伪随机序列发生器及其生成方法

说明书

技术领域

本发明关于测试测量技术领域，特别是关于信号发生技术，具体的讲是一种基于FPGA的伪随机序列发生器及其生成方法。

背景技术

伪随机序列发生器属于信号发生器的一种，可产生伪随机序列(Pseudo-Random Binary Sequence，PRBS)，其在信息安全、数字网络、移动通信、导航、雷达和保密通信、通信系统性能的测量领域中有着广泛的应用。伪随机序列是一种可以预先确定并可以重复产生和复制，且具有随机统计特性的二进制码序列。

m序列是最大长度线性反馈移位寄存器序列的简称，属于伪随机序列的一种。m序列具有白噪声采样序列的统计特性，同时又便于重复产生和处理，因此它的应用最为成熟和广泛。伪随机序列有多种实现方式，图1以m序列为例，说明产生伪随机序列的基本原理。N个寄存器构成N阶移位寄存器，N称为m序列的序列阶数。在参考时钟clk控制下，各级寄存器的输出为x₀、x₁…x_N-2、x_N-1，反馈单元将公式1的输出反馈给第1级寄存器。其中，C_i称为反馈系数，其值为0或1，反馈系数不同，x_N-1就产生不同序列顺序的m序列。公式1如下所示：

一个周期的m序列包含2^N-1比特的伪随机序列，伪随机序列中的一个比特称为一个码元。用T_C表示图1中参考时钟clk的周期，则m序列的周期为T_C*2^N-1，参考时钟clk的频率就是m序列的码元速率。对于给定阶数的m序列，要改变其周期或者码元速率，只能调整参考时钟clk的频率。伪随机序列的码元速率也就是比特速率，通过修改参考时钟的频率来调整，现有技术中主要有如下三种控制方法：

1、专用芯片

传统的伪随机序列发生器采用专用芯片实现，如2004年09期的《电子元器件应用》中，陈德国等人的论文《一种伪随机信号发生器的研制》中即描述了一种通过专用芯片来实现伪随机序列发生器的方案。图2为该文献产生参考时钟的结构框图，由图2可知，该发生器由多谐振荡器和分频器构成，其中多谐振荡器由芯片CC40106完成，分频器由芯片CC4024完成。此种方式的缺陷主要包括：(1)专用芯片的灵活性差；(2)分频器的工作时钟最高仅有12MHz、7比特的精度，因此所产生参考时钟的频率范围小、精度差。

2、FPGA分频

随着可编程技术的发展，FPGA(可编程逻辑阵列)常被用于产生伪随机序列。如申请号为201110435166.2的专利文献中提供了一种基于FPGA的伪随机序列发生方法，采用数据率控制模块以产生参考时钟。图3为该专利文献中产生参考时钟的结构图。其中，clk为50MHz时钟信号，数据率控制模块以加信号、减信号控制分频比，对clk进行分频，产生参考时钟。所产生的参考时钟的频率步进值为10KHz，数据率的误差为1％。此种方式产生的码元速率的分辨率和精确度均较差。

3、锁相环PLL

采用锁相环PLL可产生频率高、抖动小的参考时钟，但是频率分辨率和转换速率均不高，且锁相环的压控振荡器的频率范围是有限的，因此，所产生参考时钟的频率范围也有限。此外，使用锁相环PLL还会造成设计复杂、成本高的问题。

发明内容

本发明实施例提供了一种基于FPGA的伪随机序列发生器及其生成方法，以FPGA作为主要功能部件，辅以少量的模拟器件，解决了现有技术中的伪随机序列发生器产生的码元速率的分辨率和精确度均较差的技术问题。