[发明专利]可防止漏电的栅极驱动电路

说明书

技术领域

本发明涉及一种栅极驱动电路，尤指一种可减少漏电流的栅极驱动电路。

背景技术

一般而言，液晶显示装置包含有多个像素单元、栅极驱动电路以及源极驱动电路。源极驱动电路用以提供多个数据信号。栅极驱动电路包含多级移位暂存器，用来提供多个栅极驱动信号以控制多个数据信号写入至多个像素单元。

请同时参考图1及图2，图1为公知栅极驱动电路100的示意图，图2为图1栅极驱动电路100的第N级移位暂存器120的示意图。如图所示，栅极驱动电路100包含多级移位暂存器，为方便说明，栅极驱动电路只显示第(N-1)级移位暂存器110、第N级移位暂存器120及第(N+1)级移位暂存器130。第N级移位暂存器120用以于输出线OL(n)产生输出信号ST(n)，及于栅极线SL(n)产生栅极信号G(n)。栅极信号G(n)经由栅极线SL(n)传送至像素阵列以开启对应的像素单元。另外，输出信号ST(n)及栅极信号G(n)会传送至第(N+1)级移位暂存器130，以致能第(N+1)级移位暂存器130。

第N级移位暂存器120包含上拉单元121、储能单元122、启动单元123、第一下拉单元124A、第二下拉单元124B、第一放电单元125A、第二放电单元125B、第一控制单元126A，以及第二控制单元126B。储能单元122用来根据启动单元123所接收的栅极信号G(n-1)执行充电程序，进而产生驱动电压Q(n)。上拉单元121即根据驱动电压Q(n)及高频时脉信号HCK以上拉栅极线SL(n)的栅极信号G(n)。第一控制单元126A用以根据驱动电压Q(n)及第一低频时脉信号LCK1产生第一控制信号P(n)。第一放电单元125A即用来根据第一控制信号P(n)，对储能单元122执行放电程序以下拉驱动电压Q(n)至第一低电平电压VSS1。第一下拉单元124A则根据第一控制信号P(n)以下拉输出信号ST(n)至第二低电平电压VSS1，及下拉栅极信号G(n)至第一低电平电压VSS1。第二控制单元126B用以根据驱动电压Q(n)及反相于第一低频时脉信号LCK1的第二低频时脉信号LCK2产生第二控制信号K(n)。第二放电单元125B即用来根据第二控制信号K(n)，对储能单元122执行放电程序以下拉驱动电压Q(n)至第一低电平电压VSS1。第二下拉单元124B则根据第二控制信号K(n)以下拉输出信号ST(n)至第二低电平电压VSS1，及下拉栅极信号G(n)至第一低电平电压VSS1。其中第一低电平电压VSS1(例如-13V)较第二低电平电压VSS2(例如-10V)低，如此可避免上拉单元121漏电。

然而，在第N级移位暂存器120的运作中，当栅极线SL(n)的栅极信号G(n)根据驱动电压Q(n)及高频时脉信号HCK被上拉时，第一控制信号P(n)及第二控制信号K(n)皆被下拉至第一低电平电压VSS1，亦即第一放电单元125A及第二放电单元125B包含的晶体管T42、T43的栅极端电平等于第二低电平电压VSS2，但第一放电单元125A及第二放电单元125B包含的晶体管T42、T43的源极端电连接于第一低电平电压VSS1，亦即第一放电单元125A及第二放电单元125B包含的晶体管T42、T43的栅极端电平高于第一放电单元125A及第二放电单元125B包含的晶体管T42,T43的源极端电平，进而使得第一放电单元125A及第二放电单元125B对储能单元122执行放电程序，造成储能单元122的漏电。储能单元122漏电会造成驱动电压Q(n)下降，进而使得栅极信号G(n)无法顺利提升至目标电压，导致栅极驱动电路100无法正常运作。

发明内容