[发明专利]三维集成功率薄膜混合集成电路的集成方法

说明书

技术领域

本发明涉及混合集成电路，进一步来说，涉及薄膜混合集成电路，尤其涉及三维集成功率薄膜混合集成电路。 

背景技术

原有混合电路的集成技术中，在陶瓷基片的混合集成面采用二维平面集成技术或三维垂直堆叠芯片技术，将半导体芯片、其他片式元器件直接装贴在薄膜基片上，再采用键合丝（金丝或硅铝丝）进行引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。

原有技术存在的主要问题是：由于采用二维平面集成技术，半导体芯片、其他片式元器件以最大面方向贴装到陶瓷基片上，芯片与基片的引线键合从一个焊点到另一个焊点之间需要一定的跨度，再加上基片上还需要根据具体电路的要求制作必要的薄膜电阻、薄膜电容、薄膜电感等，因此，基片表面的芯片贴装数量有限，芯片集成效率受基片面积的影响，芯片集成度难以提高。若采用三维垂直堆叠芯片技术，则芯片工作时，产生热量叠加，增加散热的难度，限制混合集成电路功率的进一步提升。

中国专利数据库中，与三维集成和混合集成电路相关的申请件有3件，即200710176933.6号《三维CMOS与分子开关器件的混合集成电路结构的制备方法》、200710176934.0号《三维CMOS与分子开关器件的混合集成电路结构》、200720046276.9号《双束双波长激光三维微熔覆制造混合集成电路基板的设备》。但这些专利与本发明并无关系，目前尚无三维集成功率薄膜混合集成电路的申请件。

发明内容

本发明的目的是提供三维集成功率薄膜混合集成电路的集成方法，将所有芯片或其他片式元器件的最大面与基片或底座进行装贴，确保所有芯片或其他片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路的最大使用功率。

为达到上述发明目的，发明人采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片水平面及凸起部分两侧面同时进行芯片和片式元器件的集成；采用分层整体化学镀和电镀的方法，在凸型陶瓷基片表面形成镍-铬-金（Ni-Cr-Au）薄膜，再采用光刻、选择性腐蚀的方法，按产品设计的图形形成所需的导带薄膜（Ni-Cr-Au复合薄膜导带）或阻带薄膜（Ni-Cr薄膜导带），采用激光调阻后，得到所需的薄膜基片；两侧面之间通过通孔、金属化填充进行连接；采用共晶焊接或浆料粘接的方式将基片装贴在管基底座上，最后采用薄膜混合集成的方式，在凸型陶瓷基片上集成一个以上半导体芯片或其他片式元器件，并完成半导体芯片的引线键合。

上述凸型陶瓷基片有背面金属化层。

上述通孔位于凸型陶瓷基片的凸起部分。

上述片式元器件不包括半导体芯片。

本发明方法有以下特点：①在凸型陶瓷基片的水平面及凸起部分的两侧面同时进行芯片或其他片式元器件，实现所有芯片或其他片式元器件与基片或底座进行最大面积的接触，增大散热面积、加快散热速度，达到提升功率混合集成电路最大使用功率的目的；②在凸型陶瓷基片的水平面及凸起部分的两侧面同时进行芯片或其他片式元器件，实现高密度三维集成，大大提高混合集成电路的集成度；③可集成更多的半导体芯片、其他片式元器件，因而可集成更多的功能；④可减少整机应用系统使用电子元器件的数量，从而减小整机的体积，提高应用系统的可靠性；⑤采用高密度集成，大大缩短引线长度，可进一步提高混合集成电路的工作频率和可靠性。

用本方法生产的此类器件广泛应用于航天、航空、船舶、精密仪器、通讯、工业控制等领域，特别适用于装备系统小型化、高可靠的领域，具有广阔的市场前景和应用空间。

附图说明

    附图用以比较本发明与原有技术的区别，并进一步说明本发明方法。

图1为管基示意图，图2为原有集成技术示意图，图3为本发明的陶瓷基片放大示意图，图4 为本发明的陶瓷基片通孔、印刷导带、阻带及背面金属化放大示意图，图5为本发明的集成技术示意图。

图中，1为管脚，2为底座，3为管基，4为内引线，5为阻带，6为芯片，7为导带/键合区，8为垂直堆叠芯片，9为片式元器件，10为陶瓷基片，11为凸型陶瓷基片，12为通孔，13为垂直集成部分，14为背面金属化层。 

具体实施方式

以下实施例用以说明三维集成功率薄膜混合集成电路的生产方法。

实施例：

（1） 选取产品需求的管基、管帽；

（2） 定制三氧化二铝（Al₂O₃）或氮化铝（Al₃N₄）凸型陶瓷基片；