[发明专利]可编程集成电路和数据通信方法

说明书

本申请是申请号为200880107153.9、申请日为2008年8月4日、发明名称为“用于集成电路的高带宽互连网络”的发明专利申请的分案申请。

技术领域

本发明涉及用于数字系统内高效通信的网络，并且更具体地，本发明涉及互连总线和站点的多站点化网格，其为现场可编程门阵列提供高速流水线化的和可配置的通信网络。

背景技术

数字系统可以使用现成的集成电路来实现。然而，系统设计者通常可以在系统中使用其逻辑功能可以被定制的某些集成电路，以此来降低成本、提高性能或者增加能力。数字系统中两种常见的可定制集成电路是专用集成电路（ASIC）和现场可编程门阵列（FPGA）。

ASIC是针对特定应用进行设计和制造的。ASIC包括从小型逻辑单元的库中选择的电路。典型的ASIC还包括实现广泛使用功能的大型专用块，诸如数千位随机存取存储器（RAM）或微处理器。这些逻辑单元和专用功能块放置在ASIC上的适当位置处并借助于配线来连接。

专用集成电路（ASIC）具有若干优势。由于ASIC仅包含应用所需的电路，所以其具有很小的裸片（die）尺寸。ASIC还具有低功率消耗和高性能。

ASIC具有某些劣势。由于设计过程复杂，所以设计ASIC需要花费大量时间和金钱。为ASIC创建原型也很复杂，所以原型制作也需要花费大量时间和金钱。

现场可编程门阵列（FPGA）是数字系统中另一种常见的可定制集成电路。FPGA是通用器件。这意味着系统设计者可以针对特定应用对其进行配置。

图21提供了常规FPGA一部分的示意图。FPGA包括多个可配置的通用逻辑块、多个可配置的专用块和多个路由交叉开关（crossbar）。在一个示例中，诸如逻辑块101之类的每个逻辑块可以包括多个四输入查找表（LUT）和多个可配置的一位序向单元，其中每一个可以配置为触发器或锁存器。可配置的专用块（诸如专用块151和155）实现广泛使用的功能。FPGA可以具有不止一种类型的专用块。

路由交叉开关形成二维路由网络，该二维路由网络在逻辑块和专用块之中提供可配置的连接。在说明性的FPGA中，每个路由交叉开关在四个方向连接至最近的邻居路由交叉开关并连接至逻辑块或专用块。例如，路由交叉开关125和100通过总线104连接。在示例性FPGA中，诸如逻辑块101之类的每个逻辑块连接至诸如路由交叉开关100之类的一个路由交叉开关。专用块通常比逻辑块大很多，并且通常具有更多的输入信号和输出信号，从而使得诸如专用块151之类的专用块可以通过多个总线连接至诸如路由交叉开关130-133之类的多个路由交叉开关。

逻辑块、专用块和路由交叉开关包含允许对其操作进行配置的电路（称为配置存储器）。通过适当地设置配置存储器，可以在FPGA中实现用户的设计。现代的FPGA使用若干形式的配置存储器，最常见的形式是静态随机存取存储器。对FPGA的配置使得其可以执行很多可行应用中特定的一个。

与专用集成电路（ASIC）相比，现场可编程门阵列（FPGA）有很多优势。为FPGA制作原型是相对快速且便宜的过程。而且，由于FPGA设计过程的步骤更少，所以与设计ASIC相比，在FPGA中实现设计花费的时间和金钱都更少。

FPGA具有某些劣势，最重要的就是裸片面积。逻辑块使用的面积比等效的ASIC逻辑单元使用的面积要大，并且路由交叉开关中的开关和配置存储器使用的面积远大于等效的ASIC配线。与ASIC相比，FPGA还具有更高的功率消耗和更低的性能。

FPGA的用户可以借助于公知为流水线化的技术来改善其性能。数字设计的操作频率部分地受到数据必须通过的、一个序向单元集合和另一个序向单元集合之间的查找表层数的限制。通过使用附加的序向单元集合，用户可以将查找表集合划分为级的流水线。此技术可以减少序向单元集合之间查找表的层数，并且因此可以实现更高的操作频率。然而，流水线化并不会使FPGA的性能相对于ASIC的性能得到改善，因为ASIC的设计者也可以使用流水线化技术。

可能希望提供这样的电路，其实现设计的可配置性、短时间和低成本，以及FPGA特有的原型制作的短时间和低成本，并同时维持ASIC的高性能、小裸片面积和低功率消耗。通过具有相对较高的性能和相对较小的裸片面积，专门化的专用块可能有助于类似于ASIC的集成电路。该集成电路可以保持FPGA的大部分益处，即，相对可配置、设计需要的时间短和成本低，以及原型制作需要的时间短和成本低。