[发明专利]一种用于光纤振动测量系统的新型实时数据采集与信号处理设备及其实现方法

权利要求书

1.一种用于光纤振动测量系统的新型实时数据采集与信号处理设备，包括同步脉冲发生器、光电模块、模数转换器、FPGA、第一DDR存储器、第二DDR存储器、第一DSP模块、第二DSP模块和工业计算机，其特征在于：所述同步脉冲发生器分别连接所述光电模块和FPGA ，所述光电模块连接模数转换器，所述模数转换器连接FPGA，所述FPGA分别连接所述第一DDR存储器、第二DDR存储器、第一DSP模块和第二DSP模块，所述第一DSP模块和第二DSP模块共同连接工业计算机。

2.根据权利要求1所述的一种用于光纤振动测量系统的新型实时数据采集与信号处理设备，其特征在于：所述FPGA内部设计为由数据采集控制单元、第一存储器控制单元、第二存储器控制单元、第一预处理单元、第二预处理单元、第一FIFO存储器、第二FIFO存储器、第一数据输出控制器、第二数据输出控制器组成；所述数据采集控制单元分别连接同步脉冲发生器、模数转换器、第一存储器控制单元和第二存储器控制单元，所述第一存储器控制单元连接第一DDR存储器和第一预处理单元，所述第一预处理单元连接第一FIFO存储器，第一FIFO存储器连接第一数据输出控制器，第一数据输出控制器连接第一DSP模块，所述第二存储器控制单元连接第二DDR存储器和第二预处理单元，所述第二预处理单元连接第二FIFO存储器，第二FIFO存储器连接第二数据输出控制器，第二数据输出控制器连接第二DSP模块。

3.一种用于光纤振动测量系统的新型实时数据采集与信号处理设备的实现方法，包括如下步骤：

第一步，同步脉冲发生器产生具有一定脉冲宽度和重复频率的同步信号；

第二步，当同步信号产生时，光电模块发射脉冲激光，同时接收到有效的激光干涉信号并将其转换成有效的电压信号；

第三步，模数转换器把电压信号转换成数字信号；

第四步，FPGA采集模数转换器输出的数字信号，并完成缓存、数据重排列、数据预处理、输出预处理后的数据到后级的第一DSP模块或第二DSP模块；

第五步，第一DSP模块或第二DSP模块对FPGA输出的数据进行数据后处理、模式识别和事件判别，并把判决结果输出到工业计算机；

第六步，工业计算机对第一DSP模块或第二DSP模块输出的判决进行事件报警显示、信息记录等。

4.根据权利要求3所述的一种用于光纤振动测量系统的新型实时数据采集与信号处理设备的实现方法，其特征在于：所述第四步和第五步采用乒乓机制进行数据缓存、预处理和数据后处理、模式识别。

5.根据权利要求4所述的一种用于光纤振动测量系统的新型实时数据采集与信号处理设备的实现方法，其特征在于：实现所述第四步和第五步采用的乒乓机制进行数据缓存、预处理和数据后处理、模式识别的实现包括如下步骤：

第41步：

（1）当FPGA接收到同步脉冲信号时，数据采集控制单元开始采集一组数据,并通过第一存储器控制单元把数据存入第一DDR存储器；

（2）对同步脉冲信号产生的次数进行计数；

（3）当同步脉冲信号产生次数达到系统设定的阈值时，此时，第一DDR存储器已经存储了一个二维数组，这时，对同步脉冲信号产生的次数清零，转入第42步；

第42步，并行执行以下功能：

（1）当FPGA接收到同步脉冲信号时，数据采集控制单元开始采集一组数据,并通过第二存储器控制单元把数据存入第二DDR存储器；

（2）第一存储器控制单元从第一DDR存储器中存储的二维数组按列的顺序取数据，把这些按列取出的数据按顺序送入第一预处理单元；

（3）第一预处理单元开始对每列数据进行预处理，其结果进入第一FIFO存储器；

（4）第一数据输出控制器读取第一FIFO存储器的数据，输出到第一DSP模块，即第一DSP模块获取了第一预处理单元处理的结果；

（5）第一DSP模块对每一列数据预处理结果进行判断，对不超过阈值门限的数据直接丢弃，对超过阈值门限的数据，进行后处理、模式识别和事件判决；

（6）第一DSP模块把事件判决的结果输出到工业计算机；

（7）对同步脉冲信号产生的次数进行计数；

（8）当同步脉冲信号产生的次数达到系统设定的阈值时，此时，第二DDR存储器已经存储了一个二维数组，由于FPGA具有高效的并行处理能力和高效流水线技术，此时第一DDR存储器中存储的二维数组已经全部被读取并完成预处理、其结果已输出到后端的DSP模块进行后续处理；此时，对同步脉冲信号产生的次数清零；转入第43步；

第43步，并行执行以下功能：

 （1）当FPGA接收到同步脉冲信号时，数据采集控制单元开始采集一组数据,并通过第一存储器控制单元把数据存入第一DDR存储器；

（2）第二存储器控制单元从第二DDR存储器中存储的二维数组按列的顺序取数据，把这些按列取出的数据按顺序送入第二预处理单元；

（3）第二预处理单元开始对每列数据进行预处理，其结果进入第二FIFO存储器；

（4）第二数据输出控制器读取第二FIFO存储器的数据，输出到第二DSP模块，即第二DSP模块获取了第二预处理单元处理的结果；

（5）第二DSP模块对每一列数据预处理结果进行判断，对不超过阈值门限的数据直接丢弃；对超过阈值门限的数据，进行后处理、模式识别和事件判决；

（6）第二DSP模块把事件判决的结果输出到工业计算机；

（7）对同步脉冲信号产生的次数进行计数；

（8）当同步脉冲信号产生的次数达到系统设定的阈值时，此时，第一DDR存储器已经存储了一个二维数组，由于FPGA具有高效的并行处理能力和高效流水线技术，此时第二DDR存储器中存储的二维数组已经全部被读取并完成预处理、其结果已输出到后端的DSP模块进行后续处理；此时，对同步脉冲信号产生的次数清零；转入第42步； 

第44步，重复上述第42步和第43步，直到系统停止数据采集。