[发明专利]基于可编程逻辑器件进行异步通信的数据采集装置及方法

权利要求书

1.一种基于可编程逻辑器件进行异步通信的数据采集装置，包括数据接收主卡以及数据接收子卡，所述数据接收子卡通过总线采集所述数据接收主卡传送的数据，其特征在于，所述数据接收主卡包括DSP控制器，所述数据接收子卡包括可编程逻辑器件，所述可编程逻辑器件与所述DSP控制器之间为串行通信；其中，

所述可编程逻辑器件包括接收单元、采集单元、定时单元以及判断单元；

所述定时单元连接所述接收单元与所述采集单元，用于驱动所述接收单元接收所述DSP控制器传送的通信数据，且控制所述采集单元在每比特位的时间宽度内对所述通信数据进行多次读取操作，每比特位时间的采集结束后，所述判断模块用于根据所述多次读取操作的结果判断所采集的比特位的逻辑值；

其中，所述判断模块用于根据所述多次读取操作的结果判断所采集的比特位的逻辑值，具体包括：

每比特位时间的采集结束后，根据所述多次读取操作的结果判断所采集的比特位的逻辑值，如果所述多次读取操作的结果中逻辑1的次数大于逻辑0，则采集的比特位判断为逻辑1，否则为逻辑0。

2.如权利要求1所述的数据采集装置，其特征在于，所述可编程逻辑器件为FPGA或CPLD。

3.如权利要求1所述的数据采集装置，其特征在于，在采集未开始时，设定所述定时单元的定时触发间隔为所述可编程逻辑器件的系统时钟周期。

4.如权利要求1所述的数据采集装置，其特征在于，所述采集单元在每比特位的时间宽度内对所述通信数据进行多次读取操作，包括：

所述采集单元在每比特位的时间宽度内对所述通信数据进行3次读取操作。

5.如权利要求4所述的数据采集装置，其特征在于，进行3次读取操作时，设定所述定时模块的采集触发间隔，所述采集触发间隔根据所述串行通信的波特率来设定。

6.如权利要求2所述的数据采集装置，其特征在于，所述DSP控制器的型号为ADSP-BF526，所述FPGA的型号为XC3S100E。

7.一种基于可编程逻辑器件进行异步通信的数据通信方法，其特征在于，所述数据通信方法包括：

接收外部传送的通信数据；

将所述通信数据在每比特位的时间宽度内进行多次读取操作；

每比特位时间的采集结束后，根据所述多次读取操作的结果判断所采集的比特位的逻辑值，如果所述多次读取操作的结果中逻辑1的次数大于逻辑0，则采集的比特位判断为逻辑1，否则为逻辑0。

8.如权利要求7所述的数据通信方法，其特征在于，在采集未开始时，设定定时触发间隔为系统时钟周期。

9.如权利要求7所述的数据通信方法，其特征在于，所述在每比特位的时间宽度内对所述通信数据进行多次读取操作，包括：

在每比特位的时间宽度内对所述通信数据进行3次读取操作。

10.如权利要求9所述的数据通信方法，其特征在于，所述在每比特位进行3次读取操作时，设定采集触发间隔，所述采集触发间隔根据串行通信的波特率来设定。