[发明专利]与非门快闪存储器阵列及芯片及其存取、读取及管理方法

权利要求书

1.一种存取与非门快闪存储器阵列的方法，该与非门快闪存储器阵列具有一使用者可寻址区域，且该与非门快闪存储器阵列实现于一芯片上，该芯片用以读取、程序化以及抹除部分的该与非门快闪存储器阵列，其特征在于该方法包括：

辨识用以存取该与非门快闪存储器阵列的一逻辑区块地址，该逻辑区块地址被完整的用于一抹除存取，并且该逻辑区块地址辅以一页面地址部分被用于一读取存取以及一程序化存取；

在具有与非门快闪存储器阵列的芯片上的该使用者可寻址区域中获取该逻辑区块地址至一取代区块的物理区块地址的一映射；以及

利用该取代区块的物理区块地址存取该与非门快闪存储器阵列。

2.如权利要求1所述的存取与非门快闪存储器阵列的方法，其特征在于，其中获取的步骤包括：

在具有该与非门快闪存储器阵列的芯片上维持一查询表暂存器，该查询表暂存器储存至少一逻辑损坏区块地址以及对应于所述逻辑损坏区块地址的至少一物理取代区块地址；

在该查询表暂存器的所述逻辑损坏区块地址中搜寻所述逻辑损坏区块地址的其中之一与该逻辑区块地址之间是否符合；以及

选择所述物理取代区块地址的其中之一作为该取代区块的物理区块地址，其中所述物理取代区块地址的该其中之一对应于搜寻步骤中符合该逻辑区块地址的所述逻辑损坏区块地址的该其中之一。

3.如权利要求2所述的存取与非门快闪存储器阵列的方法，其特征在于，其中利用该与非门快闪存储器阵列维持芯片上的该查询表暂存器的步骤包括：

从一查询表信息区块读取一查询表数据，其中该查询表信息区块位于与非门快闪存储器阵列的使用者可寻址区域之外；以及

将从该查询表信息区块读取查询表数据的步骤中所获得的该查询表数据填入芯片上的该查询表暂存器。

4.如权利要求2所述的存取与非门快闪存储器阵列的方法，其特征在于，还包括在存储器存取的期间辨识一损坏区块，其中所述利用该与非门快闪存储器阵列维持芯片上的该查询表暂存器的步骤包括：

辨识一可用取代区块的物理区块地址；

加入该损坏区块的逻辑区块地址至该查询表以作为一额外逻辑损坏区块地址；以及

加入该可用取代区块的物理区块地址至该查询表以作为对应于该损坏区块的逻辑区块地址的一额外物理取代区块地址。

5.一种在与非门快闪存储芯片上进行连续页面读取操作的方法，其特征在于，其中该与非门快闪存储芯片具有一与非门快闪存储器阵列以及一页面缓冲器，该页面缓冲器包括一数据暂存器以及一快取暂存器，该方法包括：

在具有该与非门快闪存储器阵列的芯片上维持一查询表暂存器，该查询表暂存器储存至少一逻辑损坏区块地址以及对应于所述逻辑损坏区块地址的至少一物理取代区块地址；

从该快取暂存器中的多个快取暂存部分无缝且连续地输出数据，该数据暂存器被组织为对应于该快取暂存器的该些快取暂存部分的多个数据暂存部分；

建立用以存取该与非门快闪存储器阵列的一逻辑页面地址，该逻辑页面地址包括一逻辑区块地址部分；

在该查询表暂存器的所述逻辑损坏区块地址中搜寻所述逻辑损坏区块地址的其中之一与该逻辑区块地址部分之间是否符合；

当从该些快取暂存部分中的一第一快取暂存部分输出数据时，从该快取暂存器中的对应部分转移数据至一第二快取暂存部分，该第二快取暂存部分不同于该第一快取暂存部分；

在该第一快取暂存部分输出数据且转移数据至该第二快取暂存部分的步骤后，在该第二快取暂存部分上进行一错误校正码计算；

在该第一快取暂存部分输出数据且转移数据至该第二快取暂存部分的步骤后，当搜寻的步骤中所述逻辑损坏区块地址与该逻辑区块地址部分皆不符合时，利用该逻辑页面地址从该与非门快闪存储器阵列中将一数据页面读入该数据暂存器，以及当搜寻的步骤中所述逻辑损坏区块地址的其中之一与该逻辑区地址部分符合时，利用所述物理取代区块地址的其中之一将该数据页面读入该数据暂存器，其中所述物理取代区块地址的该其中之一对应于符合该逻辑区块地址部分的所述逻辑损坏区块地址的该其中之一；以及

当从该第二快取暂存部分输出数据时，从该数据暂存器的对应部分转移数据至除了该第二快取暂存部分的其余该些快取暂存部分的其中之一，并且对其余该些快取暂存部分的该其中之一进行该错误校正码计算。