[发明专利]P型LDMOS器件的沟槽及制作方法

说明书

技术领域

本发明涉及半导体器件制造领域，特别是指一种P型LDMOS器件的沟槽，本发明还涉及所述沟槽的制作工艺方法。

背景技术

对电池供电的手提式电子产品的电子元器件，要求具有较小的体积和较低的漏电，另外器件还需要有快的开关速度。P型功率MOSFET，由多个栅极形成阵列以得到大于10安培的输出电流，被广泛用于手提式电子产品的电源管理电路中。大的阵列意味栅极总宽度很大，如何达到好的均匀性以保持低漏电是很大的挑战。同时为得到高开关速度，MOSFET的阈值电压要较低，但低的阈值电压会引起较高漏电流。相比埋沟，表面沟道器件可折中低阈值电压和低漏电。

传统的P型LDMOS器件的剖视结构如图1所示，P阱4位于轻掺杂的N型外延2中，P阱4中具有轻掺杂漏8及漏区9，源区10位于N型沟道区5中。栅氧6及栅极7位于N型沟道区5与P阱4交界处，栅极7上淀积钨硅13。

在P型LDMOS中，要求将源区10和衬底1进行电性连接。目前的方法是通过刻蚀约2.2μm的深沟槽到重掺杂N型硅衬底1，再填充重掺杂多晶硅，作为连接源极10和衬底1的电连接通道，如图1所示。但是在多晶硅深沟槽3的形成中，高掺杂的N型多晶硅的刻蚀比较难控制，传统的工艺中是通过定时间刻蚀和设备的管控来保证N型多晶硅的预留深度，工艺难度很大。过多的刻蚀会导致源漏间的漏电，过少的刻蚀则源漏导通电阻也会受到影响，而这两个参数是该类器件的最重要的两个性能指标。

发明内容

本发明所要解决的技术问题在于提供一种P型LDMOS器件的沟槽，提高器件稳定性。

本发明所要解决的另一技术问题在于提供所述P型LDMOS器件的沟槽的制作方法。

为解决上述问题，本发明所述的P型LDMOS器件的沟槽，用于连接P型LDMOS器件的源区及衬底；所述P型LDMOS位于衬底上的外延中，具有相互抵靠接触的轻掺杂漏区及N型沟道区，所述P型LDMOS的源区位于N型沟道区中，漏区位于轻掺杂漏区中，外延表面具有所述P型LDMOS器件的栅氧及多晶硅栅极，多晶硅栅极上覆盖钨硅；所述P型LDMOS器件的沟槽，位于源区中，整个沟槽呈由上端部和下端部形成的漏斗型，其下端部底部接触衬底，沟槽位于源区中的上端部宽度大于下端部，沟槽下端部向上宽度是逐渐增大形成斜坡，沟槽下端部内填充重掺杂的N型多晶硅，上端部内填充金属硅化物。

为解决上述问题，本发明提供所述P型LDMOS器件的沟槽的制作方法，包含如下工艺步骤：

第1步，在重掺杂的N型硅衬底上淀积轻掺杂N型外延，外延表面生长一层栅氧化层，淀积一层多晶硅并重掺杂离子注入，淀积一层钨硅，刻蚀钨硅及多晶硅形成栅极；

第2步，光刻胶定义N型沟道区，进行N型沟道注入；

第3步，整个器件表面进行P型注入，形成轻掺杂漏区，并快速热退火激活；

第4步，淀积一层氧化硅并回刻制作栅极侧墙，再淀积一层氧化硅阻挡层；

第5步，光刻胶定义源区及漏区，进行P型注入形成源区及漏区，并快速热退火；

第6步，器件表面淀积介质层并进行化学机械研磨，利用光刻胶定义沟槽区，刻蚀介质层至硅表面；

第7步，去除光刻胶，以介质层作为硬掩膜进一步向下刻蚀沟槽，使沟槽穿通外延层，底部位于硅衬底中；

第8步，沟槽内填充重掺杂的N型多晶硅，并对多晶硅进行回刻；

第9步，湿法刻蚀沟槽上端部介质层及源区，扩大沟槽开口，并用干法刻蚀进行倒角，使沟槽内壁形成斜坡；

第10步，沟槽内淀积钛,快速热处理形成硅化钛，去除钛，沟槽制作完成。

进一步地，所述第1步中，淀积的N型外延掺杂浓度为10¹⁴～10¹⁶CM^-3，外延厚度决定器件的击穿电压，每提高10～12伏厚度增加1微米；多晶硅淀积厚度为1800～2200埃，淀积的钨硅厚度与多晶硅相同。

进一步地，所述第2步中，N型沟道的注入能量低于栅极区的穿透深度，是分3次不同角度的离子注入形成，注入能量为80～200KeV,剂量为10¹²～10¹⁴CM^-2，再进行快速热退火形成LDMOS的N型沟道，沟道长度由注入能量和剂量决定。

进一步地，所述第3步中，轻掺杂漏区的注入浓度远小于第2步中N型沟道浓度，注入剂量为2x10¹²～3x10¹²CM^-2。