[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种通过形成用于聚集金属离子的虚设有源区来防止由于金属离子污染所致的器件故障的技术。

背景技术

已经开发出半导体集成电路的封装技术中的三维（3D）层叠技术，以减小电子器件的尺寸，提高电子器件的组装密度，并改善电子器件的性能。3D层叠封装是一种层叠具有相同存储容量的芯片的封装，并通常称作层叠芯片封装。

层叠芯片封装技术由于简化的工序和大规模生产而具有制造成本降低的优势。然而，层叠芯片封装技术由于层叠芯片的数量和芯片尺寸的增加而具有封装内缺乏用于电气连接的空间的缺点。

也就是说，现有的层叠芯片封装被制造为具有如下的结构：在基板的芯片附接区中附接有多个芯片的状态下，各芯片的接合垫和基板的导电电路图案通过导线电连接。因此，用于导线接合的空间和用于与导线相连的电路图案的区域是必要的，从而增加了半导体封装的尺寸。

为了克服上述缺点，实现了使用硅穿孔（TSV）的结构。在示例性封装中，TSV被形成在晶片水平的每个层叠芯片中，然后使芯片彼此上下层叠且通过竖直TSV而物理和电性地连接起来。

然而，TSV被暴露于诸如退火工序等随后工序中的热量且暴露于机械应力。当芯片被层叠时，接合工序可能会将半导体的下表面暴露于例如铜离子。然后离子会穿过半导体迁移而聚集在有源区中。聚集的金属材料起到少数载流子生成和复合中心的作用，这导致漏电流产生，从而使半导体封装的电特性劣化。

发明内容

本发明提供了一种具有用于使金属离子聚集的虚设有源区的半导体器件及其制造方法。

根据示例性实施例的一个方面，提供了一种半导体器件。该半导体器件可以包括：多个有源区，其由半导体基板中的隔离层限定，并且注入有第一浓度的杂质离子；以及虚设有源区，其注入有第二浓度的杂质离子，并且构造为聚集金属离子，所述第二浓度比所述第一浓度的杂质离子浓度高。

以离子注入法注入到所述虚设有源区中的杂质的浓度是所述有源区中的杂质浓度的至少1.2倍。所述虚设有源区中的杂质离子包括P型杂质或N型杂质。当所述金属离子是正离子时，所述虚设有源区中的杂质离子是P型离子，然而当所述金属离子是负离子时，所述虚设有源区中的杂质离子是N型离子。

P型杂质包括硼（B）并且N型杂质包括磷（P）或砷（As）。半导体器件可以还包括形成在所述虚设有源区的与第一侧相反的第二侧处的硅穿孔（TSV），其中所述TSV包括所述金属离子。

所述虚设有源区邻近外围电路区域中的有源区。

半导体器件可以还包括：位线触点，其设置在第一有源区上；第一栅极，其设置在第二有源区上；以及第二栅极，其设置在所述虚设有源区上。

所述有源区形成在所述虚设有源区的第一侧和第二侧处。形成在所述虚设有源区的第一侧的有源区注入有N型杂质离子，并且形成在所述虚设有源区的第二侧的有源区注入有P型杂质离子。

形成在所述虚设有源区的第一侧的所述有源区包括N+接面区域，并且形成在所述虚设有源区的第二侧的所述有源区包括P+型区域。

根据示例性实施例的另一方面，提供了一种制造半导体器件的方法。该方法可以包括：形成由半导体基板中的隔离层限定的第一有源区和多个第二有源区；将第一浓度的杂质离子注入到所述第一有源区中；以及将第二浓度的杂质离子注入到所述多个第二有源区。

将杂质以离子注入法注入到所述多个第二有源区的步骤包括：将N型杂质离子注入到所述多个第二有源区的第一有源区以形成N型阱；以及将P型杂质离子注入到所述多个第二有源区的第二有源区以形成P型阱。

该方法还可以包括：将N型杂质离子注入到所述N型阱中以形成N+型接面区域；以及将P型杂质离子注入到所述P型阱中以形成P+型接面区域。

将杂质以离子注入法注入到所述第一有源区的步骤包括将N型杂质或P型杂质注入到所述第一有源区。所述P型杂质可以包括硼（B）并且所述N型杂质可以包括磷（P）或砷（As）。

该方法还可以包括在所述隔离层、所述第一有源区和所述多个第二有源区三者中的至少一者上依次层叠多晶硅层、导电层、硬掩模层，并且将这些层图案化以形成栅极结构。

该方法还可以包括：在包括所述栅极结构在内的所述半导体基板上沉积层间绝缘层；蚀刻所述多个第二有源区中的任何一者上的所述层间绝缘层，以形成位线接触孔；以及在所述位线接触孔中沉积导电材料。

该方法还可以包括在所述第一有源区或所述多个第二有源区周围形成硅穿孔（TSV）。