[发明专利]阵列基板及其制造方法、显示装置有效
申请号: | 201210546103.9 | 申请日: | 2012-12-14 |
公开(公告)号: | CN103021943A | 公开(公告)日: | 2013-04-03 |
发明(设计)人: | 于海峰;封宾;林鸿涛 | 申请(专利权)人: | 京东方科技集团股份有限公司;北京京东方显示技术有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 北京银龙知识产权代理有限公司 11243 | 代理人: | 许静;黄灿 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 及其 制造 方法 显示装置 | ||
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
高级超维场转换技术(Advanced Super Dimension Switch,简称ADS),通过同一狭缝电极边缘所产生的电场及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
ADS液晶显示器与其他显示器相比具有扩大视角的优点,在当前平板显示器市场占据了重要的地位。然而对于ADS液晶显示器来说,阵列基板及其制造工艺决定了其产品的性能和价格。该阵列基板在传统的工艺在Array段工艺过程中,会随着像素区内的TFT沉积形成的同时形成防静电的ESD(Electro-Static discharge,静电释放)组件回路,但是ESD回路往往形成于Array工艺的后期(像素电极沉积之后),因此在Array工艺中,ESD组件还不能发挥其防静电的作用,造成诸多此阶段由静电引发的各种不良。
发明内容
为了解决上述技术问题,本发明提供一种阵列基板及其制造方法、显示装置,使ESD组件充分发挥其疏散电荷的作用,有效的降低了ESD的发生率。
根据本发明的一个方面,提供了一种阵列基板的制造方法,包括:步骤A、在基板的一侧依次形成第一导电层、源漏电极、有源层和绝缘层的图形,其中所述绝缘层上设置有至少一个过孔;步骤B、在形成所述第一导电层、源漏电极、有源层和绝缘层的基板上依次形成栅金属层和钝化层,其中所述栅金属层包括栅电极和栅线,所述栅金属层通过所述至少一个过孔与所述第一导电层连接,形成将静电疏散的通路。
根据本发明的另一个方面,提供了一种阵列基板,包括:基板;基板的一侧依次形成有第一导电层、源漏电极、有源层和绝缘层的图形,其中所述绝缘层上设置有至少一个过孔;在形成有所述第一导电层、源漏电极、有源层和绝缘层的基板上依次形成有栅金属层和钝化层,其中所述栅金属层包括栅电极和栅线,所述栅金属层通过所述至少一个过孔与所述第一导电层连接,形成将静电疏散的通路。
根据本发明的又一个方面,提供了一种显示装置,包括如上所述的阵列基板。
由上述技术方案可知,本发明的实施例具有如下有益效果:可以在Array工艺中提前多步工艺完成ESD回路的形成,使ESD组件充分发挥其疏散电荷的作用,有效的降低了ESD的发生率,减少了ESD所造成的诸多电学不良。
附图说明
图1表示本发明的一个实施例中阵列基板的制造方法的流程图;
图2表示执行图1中制造方法的步骤S101后对应的阵列基板的截面示意图;
图3表示执行图1中制造方法的步骤S102后对应的阵列基板的截面示意图;
图4表示执行图1中制造方法的步骤S103后对应的阵列基板的截面示意图;
图5表示执行图1中制造方法的步骤S104后对应的阵列基板的截面示意图;
图6表示执行图1中制造方法的步骤S105后对应的阵列基板的截面示意图;
图7表示执行图1中制造方法的步骤S106后对应的阵列基板的截面示意图;
图8表示执行图1中制造方法的步骤S107后对应的阵列基板的截面示意图;
图9表示本发明的实施例中阵列基板的结构示意图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明实施例做进一步详细地说明。在此,本发明的示意性实施例及说明用于解释本发明,但并不作为对本发明的限定。
在现有的TFT-LCD工艺中,ESD组件有效的起到将工艺中产生的电荷均匀扩散的作用,但是传统的ESD回路均是在ITO(氧化铟锡)层沉积后(即Array工艺结束后)才得以形成,因此在Array工艺过程中ESD组件不能发挥其扩散电荷的作用。本发明的实施例以ADS模式产品为例,改变源漏电极、有源层、栅金属层的沉积顺序,相比于传统的Array工艺可以提前形成ESD回路,有效的减少了Array段ESD对膜层以及像素造成的破坏。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方显示技术有限公司,未经京东方科技集团股份有限公司;北京京东方显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210546103.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种驻车卡钳内活塞组件气密性检测装置
- 下一篇:一种重心测定仪
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造