[发明专利]刻蚀组合物以及利用其制造半导体器件的方法

说明书

相关申请的交叉引用

本申请要求2011年12月16日提交的申请号为10-2011-0136430的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种刻蚀组合物，具体而言，涉及一种能够在最小化氧化物膜的刻蚀速率的同时选择性地去除氮化物膜的高选择性刻蚀组合物，以及一种包括利用所述刻蚀组合物的刻蚀工艺的制造半导体器件的方法。

背景技术

在半导体制造工艺中，一般使用诸如氧化硅膜（SiO₂）的氧化物膜以及诸如氮化硅膜（SiN_x）的氮化物膜作为绝缘膜。这些氧化物膜和氮化物膜可以被单独地使用，或彼此交替层叠地使用。另外，这些氧化物膜和氮化物膜可以用作导电图案（诸如金属互连）的硬掩模。

在用于去除氮化物膜的湿法刻蚀工艺中，通常使用磷酸与去离子水的混合物。去离子水用于防止氮化物膜的刻蚀速率降低以及氮化物膜相对于氧化物膜的刻蚀选择性变化。然而，即使精细地改变去离子水的量，氮化物膜刻蚀工艺也仍会失败。作为强酸之一的磷酸具有腐蚀性，因此难以进行处理。

为了试图解决这些问题，提出了一种使用包括氢氟酸（HF）与磷酸（H₃PO₄）的刻蚀组合物或硝酸（HNO₃）与磷酸（H₃PO₄）的刻蚀组合物来去除氮化物膜的技术，但是却造成氮化物膜相对于氧化物膜的刻蚀选择性降低。另外，还提出了一种使用包括磷酸与硅酸盐的刻蚀组合物或磷酸与硅酸的刻蚀组合物来去除氮化物膜的技术，但是硅酸盐或硅酸并不适合用在半导体制造工艺中，因为它会造成可能影响衬底的颗粒物的产生。

图1A和图1B是示出用于快闪存储器件的器件隔离工艺的截面图。

如图1A所示，在衬底10上顺序地形成隧道氧化物膜11、多晶硅膜12、缓冲氧化物膜13以及衬垫氮化物膜14。随后，选择性地刻蚀多晶硅膜12、缓冲氧化物膜13以及衬垫氮化物膜14以形成沟槽。然后，形成SOD氧化物膜15以间隙填充（gapfill）沟槽。接着，利用衬垫氮化物膜14作为抛光停止膜而对SOD氧化物膜15执行CMP工艺。

然后，如图1B所示，利用磷酸溶液通过湿法刻蚀工艺来去除衬垫氮化物膜14，以及通过清洁工艺来去除缓冲氧化物膜13。因此，在场区域中形成器件隔离膜15A。然而，当在此工艺中利用磷酸去除衬垫氮化物膜14时，由于氮化物膜相对于氧化物膜的刻蚀选择性降低，故不仅衬垫氮化物膜14被刻蚀，SOD氧化物膜15也被刻蚀，这可能使得难以控制有效场氧化物高度（EFH）。因此，可能无法保证足以去除氮化物膜的湿法刻蚀时间，或者需要额外的工艺，这造成了不利地影响器件特性的变化。

因而，需要一种高选择性刻蚀组合物，其可以相对于氧化物膜来选择性地刻蚀氮化物膜，同时不会造成诸如产生颗粒物的问题。

发明内容

本发明的示例性实施例针对一种高选择性刻蚀组合物，其可以在最小化氧化物膜的刻蚀速率的同时选择性地去除氮化物膜并且不会造成诸如产生不利地影响器件特性的颗粒物的问题，以及针对一种利用所述高选择性刻蚀组合物来制造半导体器件的方法。

根据本发明的一个示例性实施例，一种刻蚀组合物包括：由以下通式1表示的甲硅烷基磷酸酯（silyl phosphate）化合物、磷酸以及去离子水：

[通式1]

其中，R¹选自氢、羟基、取代或未取代的(C₁-C₂₀)烷基、(C₁-C₂₀)烷氧基、(C₂-C₂₀)烯基、(C₃-C₂₀)环烷基、氨基(C₁-C₂₀)烷基、氨基(C₁-C₁₀)烷基氨基(C₁-C₁₀)烷基、(C₆-C₂₀)芳基、(C₁-C₂₀)烷基羰基、(C₁-C₂₀)烷基羰氧基、以及氰基(C₁-C₁₀)烷基；