[发明专利]NAND闪存控制器及其写入控制方法

说明书

技术领域

本申请涉及一种NAND闪存控制器。

背景技术

闪存（flash）是一种常见的非易失性存储器。根据存储单元的连接方式不同，闪存分为NOR闪存和NAND闪存。NOR闪存的存储单元是并行连接的，且具有独立的地址线和数据线，可以直接寻址每一个存储单元。NAND闪存的存储单元是串行连接的，且地址线和数据线共用，不能直接寻址每一个存储单元。

NAND闪存被分为若干块（block），每个块被分为若干页（page），每个页包含若干字节（byte），每个字节为8比特（bit）。NAND闪存以页为单位进行读取和写入，以块为单位进行擦除。NAND闪存依赖FN隧穿（Fowler-Nordheim Tunneling）效应写入和擦除数据，其平均写入/擦除循环次数在10万次左右（SLC型）、1万次左右（MLC型）、1000次左右（TLC型）。其中SLC型、MLC型、TLC型分别表示每个存储单元可存储1个、2个和3个比特。

请参阅图1，这是NAND闪存控制器的一个示例。NAND闪存100与主机300之间由NAND闪存控制器200进行连接。所述NAND闪存100用于存储数据和校验码。所述主机300是计算或媒体装置，包括计算机、手机、平板电脑、数码相机等。

所述NAND闪存控制器200包括：

——闪存接口单元201，通过NAND闪存总线与NAND闪存100相连接，并接受系统接口单元205的控制对NAND闪存100进行数据存储操作，包括读取、写入、擦除等。常见的NAND闪存100的接口类型包括Normal、Toggle、ONFI等。

——数据缓存单元202，接受系统接口单元205的控制，缓存向NAND闪存100写入的数据以及从NAND闪存100读取的数据，从而可靠地保护写入和读取过程中的临时数据。

——ECC编码单元203，接受系统接口单元205的控制，执行编码算法，为数据生成校验码。

——ECC解码单元204，接受系统接口单元205的控制，执行解码算法，根据校验码判断数据是否出错，并在出错时对数据纠错。

ECC表示Error Checking and Correction（差错检测与修正），常用的ECC编码和解码算法包括Hamming（汉明）、RS（Reed-Solomon，里德-所罗门）、BCH（Bose、Ray-Chaudhuri与Hocquenghem）等。

——系统接口单元205，通过系统总线与主机300相连接，接收并处理主机300发出的命令，对闪存接口单元201、数据缓存单元202、ECC编码单元203、ECC解码单元204进行控制，实现NAND闪存控制器200与主机300的数据读写交互。

为了延长NAND闪存的使用寿命，目前普遍采用损耗均衡（wear-leveling）算法。该算法一方面管理所有可用的空闲块，选择擦除次数最少的空闲块用于下一次写入操作；另一方面管理所有可用的可擦除块，试图平衡所有可用的可擦除块的损耗。

然而，NAND闪存在同一个块中的不同页的写入/擦除循环次数也是不同的，差别甚至可达1个数量级以上。采用损耗均衡算法只能以块为单位进行一定程度上的均衡使用，无法有效地以页为单位进行均衡使用。

发明内容

本申请所要解决的技术问题是提供一种NAND闪存控制器及其写入控制方法，可以对NAND闪存的写入操作以页为单位进行均衡管理，从而有效控制每个页的写入/擦除循环次数，最大化地延长NAND闪存的使用寿命。

为解决上述技术问题，本申请NAND闪存控制器的写入控制方法包括如下步骤：

第1步，对于首次使用的、或者未存储任何数据的NAND闪存，通过全局扫描将所有页分类为误比特率高的页地址空间、误比特率低的页地址空间之一；

第2步，为NAND闪存上的所有可用页建立页属性链表，其中包括所有可用页的页地址和所述分类信息；

第3步，标记当前待写入数据是重要数据、或是非重要数据；

第4步，在当前待写入数据是非重要数据的情况下，标记当前逻辑地址为写入频率高、或是写入频率低；

第5步，根据当前待写入数据是否为重要数据、以及当前逻辑地址的写入频率高低，查找页属性链表得到当前待写入数据的页地址。

实现上述写入控制方法的NAND闪存控制器包括系统接口单元；所述系统接口单元包括：

——缺陷扫描模块，用来对NAND闪存进行缺陷检测，并将所有页面根据误比特率分为两类，还生成页属性链表；