[发明专利]一种具有大失调电压校正范围的动态比较器

权利要求书

1.一种具有大失调电压校正范围的动态比较器，包括预放大器、锁存器和基于逐次逼近逻辑的失调校正电路，其中，所述预放大器包括作为偏置电流源的第一NMOS管（MN0）、作为差分输入对管的第二NMOS管（MN1）和第三NMOS管（MN2）、作为负载管的第一PMOS管（MP5）和第二PMOS管（MP6）、以及并联在所述预放大器的两个输出节点的第一可调电容阵列（Carray1）和第二电容整列（Carray2）；

所述第一NMOS管（MN0）的栅极接第一时钟信号（CLK），所述第二NMOS管（MN1）和第三NMOS管（MN2）的栅极分别接动态比较器的待比较信号（Vinp、Vinn）、源极和第一NMOS管（MN0）的漏极相连；所述第一可调电容阵列（Carray1）的一端与所述第二NMOS管（MN1）的漏极连接、另一端接地，所述第二可调电容阵列（Carray2）的一端与所述第三NMOS管（MN2）的漏极连接、另一端接地，

其特征在于：

所述预放大器还包括第三PMOS管（MP3）、第四PMOS管（MP4）、第三可调电容阵列（Carray3）和第四可调电容阵列（Carray4）；所述第三PMOS管（MP3）是所述第一PMOS管（MP5）的共源共栅PMOS管，所述第四PMOS管（MP4）是所述第二PMOS管（MP6）的共源共栅PMOS管，所述第三PMOS管（MP3）和第四PMOS管（MP4）的栅极接偏置电压（Vbias），所述第三PMOS管（MP3）的源极与所述第一PMOS管（MP5）的漏极连接、漏极与所述第二NMOS管（MN1）的漏极连接至预放大器的一个输出节点，所述第四PMOS管（MP4）的源极与所述第二PMOS管（MP6）的漏极连接、漏极与所述第三NMOS管（MN2）的漏极连接至预放大器的另一个输出节点；所述第三可调电容阵列（Carray3）的一端与所述第三PMOS管（MP3）的源极连接、另一端接地；所述第四可调电容阵列（Carray4）的一端与所述第四PMOS管（MP4）的源极连接、另一端接地，所述第一可调电容阵列（Carray1）和第三可调电容阵列（Carray3）受所述失调校正电路的第一输出信号（DP）控制，所述第二可调电容阵列（Carray2）和第四可调电容阵列（Carray4）受所述失调校正电路的第二输出信号（DN）控制。

2.根据权利要求1所述的动态比较器，其特征在于：所述第一可调电容阵列（Carray1）、第二可调电容阵列（Carray2）、第三可调电容阵列（Carray3）和第四可调电容阵列（Carray4）均包括多条并联的支路，每条支路串联一个开关和一个电容器，所述第一可调电容阵列（Carray1）和第三可调电容阵列（Carray3）的所述开关受所述失调校正电路的第一输出信号（DP）控制，所述第二可调电容阵列（Carray2）和第四可调电容阵列（Carray4）的所述开关受所述失调校正电路的第二输出信号（DN）控制。

3.根据权利要求2所述的动态比较器，其特征在于：所述开关为MOS管。

4.根据权利要求2所述的动态比较器，其特征在于：所述第一输出信号（DP）的高位信号用于控制所述第一可调电容阵列（Carray1）的所述开关、低位信号用于控制所述第三可调电容阵列（Carray3）的所述开关；所述第二输出信号（DN）高位信号用于控制所述第二可调电容阵列（Carray2）的所述开关、低位信号用于控制所述第四可调电容阵列（Carray4）的所述开关。

5.根据权利要求2所述的动态比较器，其特征在于：所述第一可调电容阵列（Carray1）、第二可调电容阵列（Carray2）、第三可调电容阵列（Carray3）和第四可调电容阵列（Carray4）采用相同的电容阵列。

6.根据权利要求5所述的动态比较器，其特征在于：各个所述可调电容阵列均包括n个电容器：C0、C1…Cn-1，其中C0各个电容器Ci的电容值Ci=2ⁱC。