[发明专利]一种集成器件及其制造方法、分立器件、CDMOS

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种集成器件及其制造方法、分立器件、CDMOS。

背景技术

CDMOS（互补型-双扩散金属氧化物半导体场效应晶体管）是CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体场效应晶体管）和DMOS（Double-diffused Metal Oxide Semiconductor field effecttransistor，双扩散金属氧化物半导体场效应晶体管）的集成器件，其中DMOS包括LDMOS（横向双扩散金属氧化物半导体场效应晶体管）和VDMOS（纵向双扩散金属氧化物半导体场效应晶体管），由于LDMOS比VDMOS更容易与CMOS工艺兼容，因而广泛用于集成电路设计中，其器件结构主要包括：体区、源区、漏区、Gox（栅氧化层）、Fox（场氧化层）和Poly（多晶硅栅）。LDMOS按照导电沟道的类型分为nLDMOS（N沟道LDMOS）和pLDMOS（P沟道LDMOS）；nLDMOS的体区为轻掺杂的P型半导体，源区和漏区为重掺杂的N型半导体；pLDMOS的体区为轻掺杂的N型半导体，源区和漏区为重掺杂的P型半导体。

LDMOS的性能参数主要有击穿电压和导通电阻，其中击穿电压越大越好，导通电阻越小越好。而在生产应用中，击穿电压和导通电阻却是相互矛盾的两个量，即击穿电压越大，导通电阻也越大，击穿电压越小，导通电阻也越小。在现有技术中，主要是通过制作漂移区和漏端保护区来实现提高LDMOS的击穿电压和减小LDMOS的导通电阻的，其中，nLDMOS的漂移区是制作在N型外延层上，pLDMOS的漂移区是制作在P型外延层上。而由于制作外延层的工艺成本很高，所以LDMOS的应用范围受到了限制。

综上所述，目前的LDMOS技术中，由于为了提高击穿电压和减小导通电阻，采用在外延层上制作漂移区，而制作外延层的工艺成本很高，所以LDMOS的应用范围受到了限制。

发明内容

本发明实施例提供一种集成器件及其制造方法、分立器件、CDMOS，用以解决现有技术中采用在外延层上制作漂移区，而制作外延层的工艺成本很高，所以LDMOS的应用范围受到了限制的问题。

本发明实施例提供一种集成器件，包括衬底，还包括nLDMOS和pLDMOS；

其中，nLDMOS和pLDMOS位于衬底中。

本发明实施例提供一种分立器件，包括衬底，位于衬底中的漏端N+掺杂区和P型体区，以及位于P型体区中的源端N+掺杂区，还包括第一N阱和N型漂移区；

第一N阱位于衬底中，N型漂移区、漏端N+掺杂区和P型体区位于第一N阱中，且N型漂移区位于漏端N+掺杂区和P型体区之间。

本发明实施例提供一种分立器件，包括衬底，以及位于衬底中的漏端P+掺杂区和源端P+掺杂区，还包括第二N阱、P型漂移区和P型漏端保护区；

第二N阱位于衬底中，源端P+掺杂区、P型漂移区和P型漏端保护区位于第二N阱中，且P型漂移区位于所述源端P+掺杂区和P型漏端保护区之间；以及漏端P+掺杂区位于P型漏端保护区中。

本发明实施例提供一种互补型-双扩散金属氧化物半导体场效应晶体管CDMOS，包括所述的集成器件。

本发明实施例提供一种集成器件的制造方法，该方法包括：

在P型单晶衬底中形成nLDMOS和pLDMOS。

在本发明实施例中，一种集成器件，包括衬底，还包括nLDMOS和pLDMOS；其中，nLDMOS和pLDMOS位于衬底中，由于nLDMOS和pLDMOS位于衬底中，不需要外延层，从而降低了制造成本，扩大了其应用范围。

附图说明

图1为本发明实施例nLDMOS和pLDMOS集成器件的结构示意图；

图2为本发明实施例nLDMOS的结构示意图；

图3为本发明实施例pLDMOS的结构示意图；

图4为本发明实施例CDMOS的结构示意图；

图5为本发明实施例制作nLDMOS和pLDMOS集成器件的方法流程示意图；

图6A~图6E为本发明实施例制作nLDMOS和pLDMOS集成器件的过程示意图；

图7A~图7E为本发明实施例制作nLDMOS的过程示意图；

图8A~图8E为本发明实施例制作pLDMOS的过程示意图；

图9A~图9E为本发明实施例制作CDMOS的过程示意图。

具体实施方式