[发明专利]一种时钟控制器和时钟

说明书

技术领域

本发明涉及计时控制领域，更具体地说，涉及一种时钟控制器和时钟。

背景技术

现有的特种钟表一般由两部分组成：控制器和机心。控制器也称作母钟，是以微控制器（MCU）为核心的时钟控制单元，负责电源管理、母钟计时、母钟校时、母钟时间显示、外部输入控制、电机控制及驱动信号的生成、子钟与母钟同步、以及报时管理等等。机心也称作子钟，由电机、传动轮系、指针组成，用于指示当前的母钟时间。这种时钟控制器系统结构如图1所示，是以MCU为唯一核心控制单元的星型控制结构，MCU承担了大量的数据处理任务，如母钟计时、外部输入的处理以及电机驱动信号的生成等等，系统需要通过频繁的中断来处理各个任务，使得软件设计复杂、故障隐患大、响应速度也大打折扣、稳定性和可靠性相对较差。频繁的维护工作也给钟表的用户带来了很大的困扰，因此设计一款稳定性好，可靠性高，易于维护的时钟控制器就很有必要了。

发明内容

本发明针对现有技术中以MCU为唯一核心控制单元，MCU承担大量的数据处理任务，使得软件设计复杂、故障隐患大、响应速度也大打折扣、稳定性和可靠性相对较差的缺陷，提供一种时钟控制器和时钟，采用微控制器（MCU）和复杂可编程逻辑器件（CPLD）构成的双核心架构，利用CPLD扩展MCU的接口并分担了MCU的处理任务，使得可利用的资源更加丰富，简化了软件设计，降低故障隐患，提高了响应速度、稳定性和可靠性。

本发明解决其技术问题采用的技术方案是：提供一种时钟控制器，包括控制单元和接口单元，所述控制单元包括微控制器以及分别与所述微控制器连接的母钟时钟电路和校时信号接收模块，所述接口单元包括走时脉冲发生电路、电机驱动电路、步进电机、LCD驱动电路、LCD显示装置、输入单元、以及复杂可编程逻辑器件；所述复杂可编程逻辑器件通过地址总线和数据总线与所述微控制器连接，用于接收所述走时脉冲发生电路输出的走时脉冲信号，生成脉冲序列输出所述电机驱动电路，以使所述电机驱动电路驱动所述步进电机转动；所述复杂可编程逻辑器件还用于接收所述微控制器的指令并输出给所述LCD驱动电路，以使所述LCD驱动电路驱动所述LCD显示装置显示相应的内容；所述复杂可编程逻辑器件通过所述输入单元接收设置信号以及控制命令并输出给所述微控制器。

优选地，所述输入单元包括键盘模块。

优选地，所述输入单元还包括无线遥控输入模块。

优选地，所述设置信号包括母钟时间和报时时段。

优选地，所述控制单元还包括报时模块和有源音箱；当母钟时间到达设置的报时时间时，所述微控制器控制所述报时模块输出音频信号并通过所述有源音箱播放。

优选地，所述控制单元还包括：交流电掉电检测模块，其获取当前交流电状态，当交流电有电时输出高电平到所述微控制器，当交流电掉电时输出低电平到所述微控制器。

优选地，所述控制单元还包括：掉电数据保护模块，用于在所述微控制器接收到所述交流电掉电检测模块输出的低电平时，保存此时的母钟时间、掉电标志位以及关键数据。

优选地，所述控制单元还包括：位置反馈模块，其与所述微控制器连接，用于判断子钟时间是否与母钟时间同步，在两者不同步时，所述微控制器将调整子钟时间与母钟时间同步。

提供一种时钟，所述时钟包括上述任一项的时钟控制器，由所述步进电机驱动的传动轮系，以及与所述传动轮系连接的指针。

本发明的时钟控制器和时钟具有以下有益效果：采用MCU和CPLD构成的双核心处理架构，利用CPLD扩展MCU的接口，使得时钟控制器和时钟可利用的资源更加丰富；利用CPLD分担MCU的处理任务，简化了软件设计的复杂程度，提高了响应速度；另一方面，通过CPLD取代大量分离的IC器件，有利于减少时钟控制器和时钟的器件，从而减少了故障点，减低了故障隐患，减少了功耗，提高了稳定性和可靠性。

附图说明

图1为现有的时钟控制器系统的星型控制结构图；

图2为本发明的时钟控制器第一实施例的功能框图；

图3为本发明的时钟控制器第二实施例的功能框图；

图4为本发明的时钟控制器的网络控制结构图；

图5为本发明的时钟一实施例的功能框图。

具体实施方式

以下结合附图和实施例对本发明作进一步的解释说明。