[发明专利]穿硅孔堆叠结构以及其制作方法

说明书

技术领域

本发明大体上关于一种半导体技术，特别是关于一种渐缩式的穿硅孔(through silicon via,TSV)堆叠结构以及其制作方法。

背景技术

就公知的半导体芯片而言，集成电路会形成在具有电性终端(如一接垫结构)的半导体芯片或基底的有源面上。为了达成高密度的电互连结构，业界开发出了立体式的芯片堆叠结构(3-D chip)，其电性终端不仅会设在半导体芯片的有源面上，也会设在对应的晶背上。在这样的立体堆叠结构中，穿硅孔(through silicon via,TSV)就是用来连接多个垂直堆叠的芯片或晶圆的结构，以使其得以组装成具有高功率、高密度、以及微缩尺寸的立体芯片堆叠封装结构/模块或是晶圆接合结构。穿硅孔结构，顾名思义，就是一种穿过芯片内部的导电性贯孔结构，其会贯通芯片的底面与底面，其不需使用任何的介板(interposer)或打线(bonding wire)即可形成多层的垂直电性连结，也不会经过芯片边缘的侧壁部位，故可以大幅缩短电路径。穿硅孔结构也能进一步地借由大幅减少封装结构的高度与尺寸的方式来增强电子装置的积集度与效能，进而增加电子装置的速度并减少其能耗。

为了连接彼此堆叠的芯片，芯片上的穿硅孔结构需要加以对齐。然而，随着半导体业界中电路尺寸微缩的趋势，穿硅孔结构的大小也变得越来越小。因此，要将芯片或基底上的每个穿硅孔与另一芯片或基底上对应的穿硅孔准确地对准变得越为困难。

在美国专利公告号第6,908,785号揭露了一种具有穿硅孔结构的半导体芯片。在此结构中，每个半导体芯片都具有多个贯通的穿硅孔。这些穿硅孔的周围设置有导电性的金属材质连结半导体芯片上下两面的电性终端或电路。在此发明中，上述周壁设置有导体金属的穿硅孔即为其穿硅孔结构。此发明的特征在于其载体上会预先设有多个导电针脚来作为垂直堆叠的半导体芯片的电互连结构。然而，为了要将所有的半导体芯片电性连接到载体上，上述所有的导电针脚都必须笔直凸出，不能有任何弯曲、变形或移位的情形，且还须对准所有对应的贯孔并插入其中才能达到连结的效果。只要其堆叠期间任一半导体芯片中有一个导电针脚有弯曲、变形、或移位的情形，导电针脚就无法轻易地插入所对应半导体芯片上的贯孔中。故这样的作法容易发生上述对位以及产品良率差的问题。

美国专利公告号第7,838,967号中揭露了一种具有穿硅孔结构的半导体芯片，其芯片上具有多个接垫分别设置在基底的上下两面，并具有贯孔穿过其中。此发明的特点在于其每个接垫上具有凸起的环状体。这些环状体有两种大小，可彼此对合。在叠合的过程中，接垫上较小的环状体会嵌入并环设在另一基底上所对应较大的环状体中。以此方式，半导体芯片将可精准地对位并彼此堆叠。然而，使用上述从接垫凸出的环状体的方式来达成芯片连结，不可避免地，会增加整体堆叠结构的高度。此外，在实际的堆叠实作中，要将所有凸起的环状体准确地嵌入环径尺寸恰好对合的另一环形结构中其实是一件非常困难的工序。

故此，目前业界仍需要就现有的穿硅孔结构进行改良，以期使得堆叠芯片或基底间的穿硅孔结构的精确对位暨结合工序能更为简便易行，并能同时改善其间的接合质量。

发明内容

为了改进上述背景技术作法的缺失，本发明提出了一种新颖的穿硅孔堆叠结构以及其制作方法。本发明的特点在于渐缩式的穿硅孔设计，其较粗端具有凹部来与对应凸出的较细端连结。

本发明的目的之一在于提出一种由多个基底叠合而成的穿硅孔堆叠结构，其每个基底都会含有至少一个渐缩式的穿硅孔贯穿其中。其中，渐缩式穿硅孔的较粗端会具有一凹部从基底面裸露出来，而较细端则从基底的另一面凸出。基底会实行将穿硅孔的较细端装入另一穿硅孔较粗端对应的凹部中的方式来逐一叠合并接合。

本发明的另一目的在于提出一种穿硅孔堆栈结构的制作方法，其步骤包含提供多个基底、在每一基底的表面上形成至少一个渐缩式穿硅孔、在每个渐缩式穿硅孔中填满导电性材质以形成穿硅孔结构、在每个渐缩式穿硅孔结构的较粗端上形成凹部、移除部分的基底直到穿硅孔的较细端从基底的另一面凸出、以及将基底以穿硅孔的较细端装入另一穿硅孔较粗端对应的凹部中的方式来逐一叠合并接合。

为让本发明的上述目的、特征及优点能更为明显易懂，下文中特举数个优选实施方式，并配合附图作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明之用，其并非是用来对本发明加以限制。

附图说明