[发明专利]阻变存储器及其制备方法

说明书

技术领域

本发明涉及半导体器件领域，具体来说，涉及一种阻变存储器及其制备方法。

背景技术

阻变存储器(RRAM，RESISTANCE RANDOM ACCESS MEMORY)是一种新型存储器件，由于阻变存储器具有结构简单，与现有互补金属氧化物半导体（CMOS，COMPLEMENTARYMETAL OXIDE SEMICONDUCTOR）工艺兼容等优点，得到越来越广泛的应用。常见的阻变存储器一般为MIM（金属电极-阻变材料-金属电极）结构，如图1所示，由位于衬底11之上层叠设置的底电极12、阻变材料13和顶电极14组成。

阻变存储器是通过外加不同极性及大小的电压，改变阻变材料的电阻大小，来实现数据存储的。如图1所示，当在阻变存储器的底电极12与顶电极14加电压时，在外加电场作用下，阻变材料13的氧空位发生迁移以及发生电化学反应，从而产生电阻变化。但是产生电阻变化的同时会有相应的操作电流产生，操作电流会对阻变存储器器件带来一定的功耗，从而降低阻变存储器器件的性能。为了降低阻变存储器的功耗，提高阻变存储器器件的性能，需要减小阻变存储器在外加电压时产生的操作电流。

发明内容

本发明实施例提供了一种阻变存储器及其制备方法，能够减小操作电流，降低阻变存储器器件的功耗，提高阻变存储器器件的性能。

一方面，本发明实施例提供了一种阻变存储器，所述阻变存储器形成于衬底上，所述阻变存储器包括第一电极、阻变材料和第二电极，所述第一电极、阻变材料和第二电极均生长在所述衬底表面，所述第一电极和所述第二电极相对设置，所述阻变材料位于所述第一电极和所述第二电极之间，且同时与所述第一电极和所述第二电极接触；所述第一电极与所述衬底的接触面面积大于所述第一电极与所述阻变材料相接触的第一接触面的面积，和/或所述第二电极与所述衬底的接触面面积大于所述第二电极与所述阻变材料相接触的第二接触面的面积。

另一方面，本发明实施例还提供了一种阻变存储器的制备方法，包括：在衬底之上淀积电极材料；刻蚀所述电极材料，形成相互分离且相对设置的第一电极和第二电极；在所述第一电极和第二电极之间淀积阻变材料；以所述第一电极和所述第二电极作为停止层，对所述阻变材料进行化学机械抛光处理，形成阻变存储器，其中，所述阻变材料同时与所述第一电极和所述第二电极接触；所述第一电极与所述衬底的接触面面积大于所述第一电极与所述阻变材料相接触的第一接触面的面积，和/或所述第二电极与所述衬底的接触面面积大于所述第二电极与所述阻变材料相接触的第二接触面的面积。

与现有技术相比，本发明实施例所提供的阻变存储器，将传统的形成于衬底上垂直方向层叠设置的阻变存储器的结构，改为形成于衬底表面上水平方向设置的阻变存储器，大大减小了电极与阻变材料的接触面积，在外加电场作用下，形成的氧空位的面积减小，从而在很大程度上减小了操作电流。

同时，在制备方法上，使用传统的制作工艺即可完成，无须增加制作成本，而且，与制作传统的阻变存储器相比，更加简化了制作的工艺步骤。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有技术阻变存储器的结构示意图；

图2为本发明一个实施例的阻变存储器的结构示意图；

图3为本发明一个实施例的阻变存储器的立体图；

图4为制备本发明实施例阻变存储器的方法流程图；

图5~8为制备本发明实施例阻变存储器的示意图。

具体实施方式

为了满足阻变存储器大规模集成应用的要求，阻变存储器的操作电流越小越好，根据阻变存储器的工作原理，当阻变存储器的有效电极面积（所述有效电极面积，指两电极与阻变材料共同接触，并且在外加电场作用下，阻变材料能够发生作用的部分的面积）越小时，操作电流也相应的越小，因此缩小阻变存储器的有效电极面积，就成为减小阻变存储器操作电流最有效的方法之一。而在现有制作技术中，位于衬底之上，层叠设置的阻变存储器，顶电极和底电极分别与阻变材料的接触面的面积，最小只能达到1μm*1μm，若实现更小的面积，制作成本会有所增加，而且在制作工艺上会产生困难。