[发明专利]一种具有降低杂散功能的射频信号源

说明书

技术领域

本发明涉及测量测试领域，具体地涉及一种具有降低杂散功能的射频信号源。

背景技术

DDS是直接数字频率合成器的简称，其工作过程是先生成一系列离散的数字信号，然后通过DAC将其转换成连续的模拟信号。如图1示出的现有技术的DDS原理框图，DDS工作时，先是由单片机给出频率控制字到相位累加器，然后在每个时钟周期里相位累加器都累加一次，得到的相位值在每一个周期时钟内以二进制的形式送给正弦查询表，查询表再将相应的相位的幅度信号送到DAC，DAC不断收到离散化的正弦波形信息并将其不断转换成模拟信号，经过低通滤波器就可以得到相应的正弦波。

DDS信号输出通过DAC数模变换变成模拟信号，那么DDS信号及其多次谐波、参考时钟及其多次谐波在DAC内部将混频产生一些不想要的杂散信号，其中有些杂散信号落到DDS输出信号的频率附近，而且杂散幅度较大，以至于通过锁相环的环路滤波器也无法滤除，从而带入到VCO的输出，直至信号源的输出。这类杂散将构成信号源非谐波杂散的一部分。现有技术的方案中还无法很好地解决DDS谐波与时钟谐波的存在带来的杂散问题。

发明内容

本发明的目的在于，提供一种具有降低杂散功能的射频信号源，以减小因DDS的谐波与时钟的谐波相混频产生的杂散。

为达上述目的，一方面，本发明实施例提供了一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDS、混频器和锁相环，所述锁相环包括鉴相器压控振荡器和分频器；所述参考时钟的时钟频率为f_CLOCK，所述DDS的输出频率为f_DDS，所述信号源还包括：

第一带通滤波器，通带为f_CLOCK至f_DDS+f_CLOCK，连接于所述混频器与所述鉴相器之间；

第二带通滤波器，通带为f_CLOCK-f_DDS至f_CLOCK，连接于所述混频器与所述鉴相器之间；

开关单元，设置于所述第一带通滤波器和所述第二带通滤波器的至少一端；

控制单元，与所述开关单元连接，用于当所述f_DDS和所述f_CLOCK在所述混频器处相加时，切换所述开关单元以仅选通所述第一带通滤波器；当所述f_CLOCK和所述f_DDS在所述混频器处相减时，切换所述开关单元以仅选通所述第二带通滤波器。

为达上述目的，另一方面，本发明实施例提供了另一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDS、混频器和锁相环，所述锁相环包括鉴相器、压控振荡器和分频器；所述参考时钟的时钟频率为f_CLOCK，所述DDS的输出频率为f_DDS，所述压控振荡器的输出频率f_VCO，所述信号源还包括：

第一带通滤波器，通带为f_CLOCK至f_DDS+f_CLOCK，连接于所述混频器与所述鉴相器之间；

第二带通滤波器，通带为f_CLOCK-f_DDS至f_CLOCK，连接于所述混频器与所述鉴相器之间；

开关单元，设置于所述第一带通滤波器和所述第二带通滤波器的至少一端；

控制单元，与所述开关单元连接，用于根据所述f_DDS、所述f_CLOCK、所述f_VCO、所述DDS的谐波的次数m，以及所述参考时钟的谐波的次数n，确定所述锁相环的分频比N，并根据最终确定的所述锁相环的分频比N切换所述开关单元，以仅选通所述第一带通滤波器或者所述第二带通滤波器。

本发明技术方案的有益效果在于：

通过本发明，射频源的非线性杂散在大部分频段通过规避而减小。而且，还将DDS信号通过频谱搬移，抬高到一个较高的频率上，从而提高锁相环的鉴相频率，优化了相位噪声指标。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术的DDS原理框图；