[发明专利]一种基于键合技术的三维集成功率半导体及其制作工艺

权利要求书

1.一种基于键合技术的三维集成功率半导体，它包括衬底（1）、隔离层（2）、埋层（3）、工作层（4）和隔离槽（5），隔离层（2）位于衬底（1）上，埋层（3）位于隔离层（2）上，工作层（4）位于埋层（3）上，隔离槽（5）位于工作层（4）左右侧，其特征在于：在隔离层（2）上开有网状窗口（6），网状窗口（6）由SiO_??2和多晶硅间隔组成，网状窗口（6）位于隔离层（2）与VDMOS对应的区域。

2.根据权利要求1所述的一种基于键合技术的三维集成功率半导体，其特征在于：隔离槽（5）包括SiO_??2和多晶硅， SiO_??2附着在多晶硅两侧。

3.权利要求1所述的基于键合技术的三维集成功率半导体的制作工艺，它包括下述步骤：

步骤1、硅片选取，选取一块杂质浓度在19次方数量级以上的重掺杂硅片和一块轻掺杂硅片；

步骤2、轻掺杂硅片抛光氧化及注入，在轻掺杂硅片的抛光面进行长薄氧化后，进行大面积N+(或P+)注入；

步骤3、退火氧化，将轻掺杂硅片注入层经过退火氧化形成一定厚度的SiO_??2或SiO_??2+多晶硅；

步骤4、光刻挖槽回填，光刻掉槽区的SiO_??2后进行挖槽回填，回填介质为SiO_??2或SiO_??2+多晶硅，并使硅片表面平坦；

步骤5、网状窗口加工，在硅片上与VDMOS对应的区域将SiO_??2刻蚀出栅格或网状窗口，并在窗口内淀积多晶硅，将刻蚀的窗口完全填满，并去除硅片表面的多晶硅并使硅片表面平坦；

步骤6、键合，将轻掺杂硅片和重掺杂硅片的键合面清洗去除自然氧化层后，将二块硅片键合在一起；

步骤7、将键合后的二块硅片中的轻掺杂硅片进行研磨和抛光，将轻掺杂硅片的厚度减至器件参数要求的厚度；

步骤8、在轻掺杂硅片上进行N+或P+穿透的套刻、刻蚀、注入及退火；

步骤9、完成步骤8后，在轻掺杂硅片上进行P阱或N阱的套刻、注入及退火；

步骤10、步骤9完成后进行场氧化和有源区光刻及刻蚀；

步骤11、VDMOS的厚栅氧化层和低压MOS薄栅氧化层的生成，淀积多晶硅、多晶硅光刻、刻蚀和氧化；

步骤12、用自对准工艺制作VDMOS沟道的P-衬底区域，同时制作出NPN晶体管的基区、PNP晶体管的发射区和集电区；

步骤13、制作齐纳二极管的P+区域，同时制作出VDMOS的场限环；

步骤14、对各个区域引线孔对应的位置进行重掺杂；

步骤15、淀积二氧化硅并进行增密、光刻引线孔、淀积金属层并反刻金属、硅片表面钝化；

步骤16、开出压焊点以及测试点对应的钝化窗口、减薄SOI材料中重掺杂一侧的厚度和晶圆背面金属化操作。