[发明专利]一种简化两线式串行数据总线传输方法有效
申请号: | 201210562251.X | 申请日: | 2012-12-21 |
公开(公告)号: | CN103064817A | 公开(公告)日: | 2013-04-24 |
发明(设计)人: | 刘争红;郑霖;符杰林;李晓记;樊孝明;仇洪冰;林基明 | 申请(专利权)人: | 桂林电子科技大学 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 桂林市持衡专利商标事务所有限公司 45107 | 代理人: | 陈跃琳 |
地址: | 541004 广*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 简化 两线式 串行 数据 总线 传输 方法 | ||
技术领域
本发明涉及总线传输领域,具体涉及一种简化两线式串行数据总线传输方法。
背景技术
I2C(Inter-Integrated Circuit)总线协议由Philips半导体公司(现更名为NXP)在上世纪八十年代初开发出来的,I2C串行数据总线由双向的数据线SDA和时钟线SCL组成。总线的运行(数据传输)由主机通常是微处理器控制。I2C总线数据传输过程一般为:开始-器件地址-ACK(应答)-子地址-ACK-数据-ACK-结束。I2C允许多个主器件工作在同一总线上,所有主器件均采用同一时钟进行传输,多个主器件可以通过数据仲裁决定总线使用权,避免数据破坏。对于数字器件功能模块构建,I2C总线的传输,总线仲裁功能和数据传输开始状态产生和数据传输结束后响应状态产生必然会带来更多的数字逻辑资源消耗,更不利于提高总线上数据传输效率。
SPI(Serial Peripheral Interface)串行数据总线传输协议基于四线制串行数据总线接口,为主/从结构,四线信号分别为串行时钟(SCLK)、主出从入(MOSI)、主入从出(MISO)和从选(SS)信号。主器件为时钟提供者,可发起读从器件或写从器件操作。这时主器件将与一个从器件进行对话。当总线上存在多个从器件时,要发起一次传输,主器件将把该从器件选择线拉低,然后分别通过MOSI和MISO线启动数据发送或接收。每个从器件需要一个单独的从选择信号。总信号数最终为n+3个,其中n是总线上从器件的数量。当多个从器件位于该总线上时,必然导致过多的信号线资源。
发明内容
本发明所要解决的技术问题是提供一种简化两线式串行数据总线传输方法,具有结构简单和使用灵活的特点。
为解决上述问题,本发明是通过以下方案实现的:
一种简化两线式串行数据总线传输方法,包括如下步骤:
①传输启动阶段:在进行数据传输之前,主控制器首先产生启动传输状态,通知该串行数据总线上的所有从器件即将开始一次新的数据传输过程,同时从器件也利用启动传输状态的电平信号进行自身的初始化;此时,串行数据总线的串行时钟信号线保持为高电平,串行双向数据信号线产生由高电平到低电平的跳变。
②读写操作模式设置阶段:在紧随启动传输状态之后该串行数据总线进入器件读写方向选择;主控制器输出至串行数据总线的第1Bit为读写选择位;当读写选择位为1时,由主控制器从被选定器件读出数据;读写选择位为0时,由主控制器向被选定器件写入数据。
③从器件片选地址设置阶段:完成读写方向选择后该串行数据总线进入器件硬件片选地址定位,从器件在接收到的从器件片选位数据中解析出从器件片选位与硬件设置地址匹配,匹配成功则激活,否则处于待机检测状态,保持输入输出高阻态,等待下一次总线传输过程;
主控制器输出至串行数据总线的读写选择位后的至少4Bit为从器件片选位;在读写选择位后的4bit为0000~1110时,从器件片选位为这4bit,并由这4Bit表示寻址范围为0~14;当读写选择位后的4bit为1111时,从器件片选位扩展为8Bit,并由这8Bit表示寻址范围为0~254;当读写选择位后的8Bit为11111111时,从器件片选位扩展为12Bit,并由这12Bit表示寻址范围为0~4094;更长的从器件片选位按此依次递增4Bit类推;理论上可以无限制扩展。
④数据空间起始寻址地址设置阶段:从器件在完成硬件地址匹配激活后,进入数据空间起始寻址地址设置阶段。本阶段用于主控制器对从器件设置读写数据空间的起始操作地址位置,即后续数据的读写操作从本次设置地址开始以字节为单位累加。
主控制器输出至串行数据总线的,从器件片选位后的至少4Bit为数据空间起始寻址位;在从器件片选位后的4bit为0000~1110时,数据空间起始寻址位为这4bit,并由这4Bit表示寻址范围为0~14;当从器件片选位后的4bit为1111时,数据空间起始寻址位扩展为8Bit,并由这8Bit表示寻址范围为0~254;当从器件片选位后的8Bit为11111111时,数据空间起始寻址位扩展为12Bit,并由这12Bit表示寻址范围为0~4094;更长的数据空间起始寻址位按此依次递增4Bit类推;理论上可以无限制扩展。
⑤数据传输长度设置阶段:在完成数据空间起始地址寻址地址设置之后,进入数据传输长度设置阶段。本阶段用于主控制器告知从器件后续读写操作需要传输的字节长度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桂林电子科技大学,未经桂林电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210562251.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:超薄型受话器
- 下一篇:一种散热片成型整形模具
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置