[发明专利]一种延时方法、电路和集成电路

说明书

技术领域

本发明涉及集成电路时间控制技术，尤其涉及一种延时方法、电路和集成电路。

背景技术

目前，集成电路中的延时大部分都是通过写入固定的熔丝编码(Fuse Code)来设定需要的延时时间，但熔丝编码的比特(Bit)位是有限的，如7位熔丝编码最多也只能对应128种延时时间。随着用户要求的多样化，如何增加延时时间的可选择范围，成为集成电路设计急需解决的问题。

发明内容

为解决现有技术中的问题，本发明提供一种延时方法、电路和集成电路。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供的一种延时电路，包括提供时钟信号的振荡器；该电路还包括：第一寄存器、第二寄存器、控制单元、存储单元、第一数字计时单元；其中，

第一寄存器，配置为写入延时基准码；

第二寄存器，配置为写入延时因子；

控制单元，配置为根据第二寄存器中的延时因子在存储单元中查找对应的延时比例，并将查找到的延时比例发送到第一数字计时单元；

存储单元，配置为存储所有延时因子及对应的延时比例；

第一数字计时单元，配置为根据第一寄存器中的延时基准码和所述延时比例确定延时时间，按照所述延时时间进行延时。

本发明提供的一种延时方法，该方法包括：

将延时基准码和延时因子分别写入不同寄存器中；根据寄存器中的延时因子查找对应的延时比例，并根据寄存器中的延时基准码和所述延时比例确定延时时间，按照所述延时时间进行延时。

本发明提供的一种集成电路，该集成电路包括：延时电路、第一动作电路；其中，

所述延时电路，配置为写入延时基准码和延时因子，根据延时因子确定对应的延时比例，并根据延时基准码和所述延时比例确定延时时间，按所述延时时间开始延时，在所述延时时间到时向第一动作电路输出指示信号；

所述第一动作电路，配置为接收所述指示信号，根据所述指示信号执行相应的动作。

本发明提供了一种延时方法、电路和集成电路，将延时基准码和延时因子分别写入不同寄存器中；根据寄存器中的延时因子查找对应的延时比例，并根据延时基准码确定对应的延时基准时间；根据所述延时比例和所述延时基准时间确定所需延时时间，按所述延时时间进行延时；如此，通过写不同的延时因子，就能够得到不同的延时时间，增加延时时间的可选择范围，提高延时精度。

附图说明

图1为现有技术中一种延时电路的结构示意图；

图2为现有技术中另一种延时电路的结构示意图；

图3为本发明实施例提供的延时电路的结构示意图；

图4为本发明实施例提供的延时方法的流程示意图；

图5为本发明实施例提供的集成电路的结构示意图。

具体实施方式

当前有一种延时电路，如图1所示，振荡器为数字计时单元A和数字计时单元B提供时钟信号，寄存器C和寄存器D中写入不同的熔丝编码，各数字计时单元根据各自连接的寄存器中的熔丝编码确定对应的延时时间，并根据相应延时时间进行延时；这种延时电路需要为每个数字计时单元提供熔丝编码，产生延时时间的个数由熔丝编码的比特位的数量决定，因此，可供选择的延时时间个数较少。

当前还有一种延时电路，如图2所示，振荡器为数字计时单元E和数字计时单元F提供时钟信号，与数字计时单元E连接的寄存器G中写入熔丝编码，与数字计时单元F连接的寄存器H中写入固定的延时比例信息，所述寄存器G还与数字计时单元F连接；所述数字计时单元E根据寄存器G中的熔丝编码确定对应的延时时间，并根据相应延时时间进行延时处理；所述数字计时单元F根据寄存器H中的延时比例信息，将延时比例与寄存器G中的熔丝编码对应的延时时间相乘，获得所需延时时间，并根据获得的延时时间进行延时；这种延时电路中由于寄存器H中写入的延时比例信息是固定的，因此，也不能提供大量的延时时间供选择，延时时间的可选择范围仍有不足。

本发明的基本思想是：将延时基准码和延时因子分别写入不同寄存器中；根据寄存器中的延时因子查找对应的延时比例，并根据延时基准码确定对应的延时基准时间；根据所述延时比例和所述延时基准时间确定所需延时时间，按所述延时时间进行延时。

下面通过附图及具体实施例对本发明做进一步的详细说明。

本发明实现一种延时电路，如图3所示，该电路包括提供时钟信号的振荡器36，还包括：第一寄存器31、第二寄存器32、控制单元33、存储单元34、第一数字计时单元35；其中，