[发明专利]基于FPGA的可变波特率串行通讯接口电路

权利要求书

1.基于FPGA的可变波特率串行通讯接口电路，其特征在于它包括通讯接口电路组件(1)和嵌入式计算机(2)；所述通讯接口电路组件(1)的PCI总线数据输出输入端与嵌入式计算机(2)的PCI总线数据输出输入端相连；所述通讯接口电路组件(1)的RS-422数据信号输入输出端连接信号转接底板的RS-422数据信号输入输出端；所述通讯接口电路组件(1)的LVDS数据信号输入输出端连接信号转接底板的LVDS数据信号输入输出端；所述通讯接口电路组件(1)采用RS-422电压平衡数字接口电路组件；所述通讯接口电路组件(1)包括RS-422通讯接口部件(1-1)、可编程逻辑器FPGA(1-2)、驱动器(1-3)、LED指示灯(1-4)和LVDS驱动装置(1-5)；所述RS-422通讯接口部件(1-1)包括电平转换驱动芯片(1-1-1)、光电耦合器(1-1-2)和DC-DC隔离电源(1-1-3)；所述电平转换驱动芯片(1-1-1)的第一RS-422数据信号输入输出端即为通讯接口电路组件(1)的RS-422数据信号输入输出端；所述电平转换驱动芯片(1-1-1)的第一RS-422数据信号输入输出端与光电耦合器(1-1-2)的第一RS-422数据信号输入输出端相连，所述光电耦合器(1-1-2)的第二RS-422数据信号输入输出端与可编程逻辑器FPGA(1-2)的RS-422数据信号输入输出端相连；所述DC-DC隔离电源(1-1-3)的两个供电端分别与电平转换驱动芯片(1-1-1)的受电端和光电耦合器(1-1-2)的受电端相连；所述可编程逻辑器FPGA(1-2)的驱动控制信号输出端与驱动器(1-3)的驱动控制信号输入端相连，所述驱动器(1-3)的驱动信号输出端与LED指示灯(1-4)的驱动信号输入端相连；所述可编程逻辑器FPGA(1-2)的LVDS驱动信号输出输入端与LVDS驱动装置(1-5)的第一LVDS驱动信号输出输入端相连；所述LVDS驱动装置(1-5)的第二LVDS驱动信号输入输出端即为所述通讯接口电路组件(1)的LVDS数据信号输入输出端；所述可编程逻辑器FPGA(1-2)的PCI总线数据输出输入端即为通讯接口电路组件(1)的PCI总线数据输出输入端；所述电平转换驱动芯片(1-1-1)采用型号为MAX490的电平转换驱动芯片；所述光电耦合器(1-1-2)采用型号为HCPL2631的光电耦合器；所述嵌入式计算机(2)采用PC104模块。

2.根据权利要求1所述的基于FPGA的可变波特率串行通讯接口电路，其特征在于它还包括显示器(3)；所述显示器(3)的显示信号输入端与嵌入式计算机(2)的显示信号输出端相连。

3.根据权利要求1或2所述的基于FPGA的可变波特率串行通讯接口电路，其特征在于它还包括USB接口模块(4)；所述USB接口模块(4)的USB数据输出输入端与嵌入式计算机(2)的USB数据输出输入端相连。

4.根据权利要求3所述的基于FPGA的可变波特率串行通讯接口电路，其特征在于它还包括以太网通讯接口(5)；所述以太网通讯接口(5)的以太网通讯数据输出输入端与嵌入式计算机(2)的以太网通讯数据输出输入端相连。

5.根据权利要求4所述的基于FPGA的可变波特率串行通讯接口电路，其特征在于它还包括键盘(6)；所述键盘(6)的键盘信号输出端与嵌入式计算机(2)的键盘信号输入端相连。

6.根据权利要求5所述的基于FPGA的可变波特率串行通讯接口电路，其特征在于它还包括鼠标(7)；所述鼠标(7)的鼠标信号输出端与嵌入式计算机(2)的鼠标信号输入端相连。

7.根据权利要求6所述的基于FPGA的可变波特率串行通讯接口电路，其特征在于所述可编程逻辑器FPGA(1-2)包括RS-422收发模块(1-2-1)、数字滤波(1-2-2)、FIFO存储器(1-2-3)、WD5写寄存器(1-2-4)、RD5读寄存器(1-2-5)、RD6读寄存器(1-2-6)和WD6写寄存器(1-2-7)；所述RS-422收发模块(1-2-1)的滤波数据输入端与数字滤波(1-2-2)的滤波数据输出端相连；所述RS-422收发模块(1-2-1)的FIFO存储数据输出输入端与FIFO存储器(1-2-3)的FIFO存储数据输出输入端相连；所述RS-422收发模块(1-2-1)的WD5数据输入端与WD5写寄存器(1-2-4)的WD5数据输出端相连；所述RS-422收发模块(1-2-1)的RD5数据输入端与RD5读寄存器(1-2-5)的RD5数据输出端相连；所述RS-422收发模块(1-2-1)的RD6数据输入端与RD6读寄存器(1-2-6)的RD6数据输出端相连；所述RS-422收发模块(1-2-1)的WD6数据输入端与WD6写寄存器(1-2-7)的WD6数据输出端相连。