[发明专利]可配置的时间借用触发器

权利要求书

1.一种可配置触发器，其包括：

触发器数据输入；

触发器数据输出；

耦合在所述触发器数据输入和所述触发器数据输出之间的第一和第二锁存器，其中所述第二锁存器可操作以接收包含时钟边沿的时钟信号；和

可配置延迟电路，其可操作以接收所述时钟信号并且可操作以通过向所述第一锁存器提供所述时钟信号的可调节延迟版本来调节所述时钟边沿和在所述触发器数据输出处提供有效数据时之间的时间量。

2.根据权利要求1所述的可配置触发器，其进一步包括可操作以接收所述时钟信号的触发器时钟输入，其中所述可配置延迟电路可操作以从所述触发器时钟输入接收所述时钟信号，并且其中所述第二锁存器可操作以从所述触发器时钟输入接收所述时钟信号。

3.根据权利要求1所述的可配置触发器，其中所述触发器数据输入耦合到所述第一锁存器，所述触发器数据输出耦合到所述第二锁存器，所述可配置触发器进一步包括可操作以接收所述时钟信号的触发器时钟输入。

4.根据权利要求3所述的可配置触发器，其中所述第一锁存器包括：

耦合到所述触发器数据输入的数据输入；

数据输出；和

时钟输入，其耦合到所述可配置延迟电路且可操作以从所述可配置延迟电路接收所述时钟信号的所述可调节延迟版本。

5.根据权利要求4所述的可配置触发器，其中所述第二锁存器包括：

耦合到所述第一锁存器的所述数据输出的数据输入；

耦合到所述触发器数据输出的数据输出；和

耦合到所述触发器时钟输入且可操作以从所述触发器时钟输入接收所述时钟信号的时钟输入。

6.根据权利要求1所述的可配置触发器，其中所述可配置延迟电路包括可编程多路复用器，其具有耦合到所述第一锁存器的输出。

7.根据权利要求6所述的可配置触发器，其中所述可配置延迟电路包括可编程存储元件，其可操作以存储数据且可操作用于为所述可编程多路复用器产生与所述数据对应的控制信号。

8.根据权利要求1所述的可配置触发器，其中所述可配置延迟电路包括可编程存储元件，其可操作以存储配置数据且可操作用于产生与所述配置数据对应的输出信号以调节所述时钟信号的所述可调节延迟版本。

9.一种集成电路，其包括：

第一和第二可配置触发器，所述第一和第二可配置触发器中的每个包括：

触发器时钟输入，其可操作以接收针对该可配置触发器的时钟信号；

第一和第二锁存器；和

可配置延迟电路，其可操作以接收该可配置触发器的所述时钟信号，可操作以通过将该可配置触发器的所述时钟信号延迟一可调节时间量来产生该可配置触发器的所述时钟信号的可调节延迟版本，并且可操作以提供该可配置触发器的所述时钟信号的所述可调节延迟版本至该可配置触发器的所述第一锁存器，其中与所述第一和所述第二可配置触发器关联的所述时钟信号的所述可调节时间量彼此不同。

10.根据权利要求9所述的集成电路，其进一步包括至少一个逻辑元件，其可操作以执行具有处理延迟的逻辑功能，并且其中与所述第一可配置触发器和所述第二可配置触发器关联的所述时钟信号的所述可调节时间量至少部分基于所述处理延迟选择。

11.根据权利要求10所述的集成电路，其中所述可配置触发器的每个包括触发器数据输入和触发器数据输出，并且其中所述至少一个逻辑元件具有耦合到所述第一可配置触发器的所述触发器数据输出的输入并且具有耦合到所述第二可配置触发器的所述触发器数据输入的输出。

12.根据权利要求11所述的集成电路，其中所述第一和第二可配置触发器的所述可配置延迟电路包括可编程存储元件，并且其中所述可编程存储元件可操作以存储配置数据并且可操作以产生对应于所述配置数据的输出信号以调节所述第一和第二可配置触发器。