[发明专利]基于延迟分集的短波收发集成数字信号处理模块

说明书

技术领域

本发明涉及电子电路领域，且特别是有关于一种基于延迟分集的短波收发集成数字信号处理模块。

背景技术

在无线通信环境中，信道衰落是影响信号质量的主要因素，而采用多天线分集方法则能够有效地对抗无线信道的衰落，为通信系统提供可靠的信息传输。多天线分集技术的基本原理是通过空间、频率等多个信道承载相同信息的信号副本，并将多路信号的能量按照一定的规则合并起来，多天线分集技术中的发射和接收分集技术均可获得较高分集增益。其中发射分集中的延迟分集技术，实质上是人工制造了一种色散信道，将一个窄带频率非选择性衰落信道变为频率选择性衰落信道，从而实现了发射分集。这种方法优点是实现简单，还易于与空时编码、智能天线等技术相结合，提高物理层信息传输的可靠性。而现有的一些短波通信系统中，常将分集技术和编码技术分成不同的设备，不能实现一体化设计，很难最大程度的提高系统的通信增益。

发明内容

本发明目的在于提供一种快速地控制短波多路收发通道，并且实现多通道数据处理的基于延迟分集的短波收发集成数字信号处理模块，且采用CPCI总线进行数据交换，数据传输速度快、插槽标准、信号不易被干扰，同时具有较高的可靠性。

为达成上述目的，本发明提出一种基于延迟分集的短波收发集成数字信号处理模块，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片。

其中，在发射时，DSP芯片从CPCI总线读入音频数据和外部控制命令并对音频数据进行编码、延迟处理和调制，处理后的，6个通道数据经过6片A/D芯片，输出6路短波射频信号，在接收时，6片A/D芯片对6路短波中频信号进行采样，将采样的数字信号分别送给两片下变频芯片，做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现模块的内部逻辑控制，最后由FPGA将滤波处理后的数字信号送给DSP芯片，由DSP芯片对数字信号实现分集处理、解调和解码，并最终输出输出数字基带信号至CPCI总线。

进一步，其中还包括存储器，连接FPGA芯片，用于存储FPGA芯片的程序。

进一步，DSP芯片对所述音频数据延迟处理时，选择信息比特周期作为信号的延迟量，而DSP芯片对数字信号实现分集处理时，使用均衡器或维特比译码获得分集增益。

进一步，其中A/D芯片选用AD9957芯片，下变频芯片选用HSP50216芯片，上变频芯片选用AD9957芯片，DSP芯片选用TMS320C6455芯片，FPGA采用Cyclone ll FPGA。

综上，本发明中的短波收发集成数字信号处理模块，实现六个短波通道的激励和接收，同时采用延迟分集技术，可以提高通信增益和抗干扰能力。另外采用CPCI接口可提高模块的通用性和兼容性。

附图说明

图1为本发明实施例基于延迟分集的短波收发集成数字信号处理模块的原理框图。

图2为图1中短波收发集成数字信号处理模块发射时的信号处理示意图。

图3为图1中短波收发集成数字信号处理模块接收时的信号处理示意图。

具体实施方式

为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

图1为本发明实施例基于延迟分集的短波收发集成数字信号处理模块的原理框图，如图1所示，基于延迟分集的短波收发集成数字信号处理模块，包括：6片A/D芯片、2片下变频芯片、6片上变频模块、FPGA芯片、DSP芯片和CPCI总线，6片A/D芯片分别连接至2片下变频芯片，2片下变频芯片的输出连接至FPGA芯片，DSP芯片分别连接FPGA芯片、CPCI总线并进行数据交互，6片上变频模块的输入连接FPGA芯片。

其中采用TMS320C6455作为DSP芯片，该芯片运算速度快、内存资源丰富、有编解码协处理器，同时带有32bit/33MHz PCI主/从模式接口。采用Altera公司的Cyclone ll FPGA，运算速度快，且支持高速差分数据，选用EPCS16芯片存储FPGA程序。A/D选用6片AD9244，选用2片下变频芯片HSP50216，6片上变频模块AD9957。