[发明专利]源侧非对称预充电编程方案

权利要求书

1.一种用于编程具有串联在位线和源极线之间的源极线选择装置、存储器单元和串选择装置的NAND闪存串的方法，包括：

将所有的字线驱动至第一传递电压，用于将源极线提供的串预充电电压耦合到所述存储器单元，所述串预充电电压大于所述第一传递电压；

将除了与邻接于所述选择的存储器单元的第一存储器单元对应的第一字线之外的所有字线持续驱动至大于所述第一传递电压的第二传递电压，所述第一存储器单元位于所述选择的存储器单元和所述串选择装置之间；

将对应于与所述选择的存储器单元邻接的第二存储器单元的第二字线驱动至第一电源电压，用于关断该第二存储器单元；

将对应于所述选择的存储器单元的第三字线驱动至大于所述第二传递电压的编程电压；并且

将所述位线耦合到所述选择的存储器单元。

2.权利要求1的方法，其中耦合所述串预充电电压包括将所述源极线选择装置驱动至源极线传递电压。

3.权利要求1的方法，其中耦合所述位线包括将串选择装置驱动至所述第二电源电压。

4.权利要求2的方法，其中所述编程电压大于所述第二传递电压、所述串预充电电压和所述源极线传递电压，所述串预充电电压至少是所述源极线传递电压，并且所述第一传递电压至少是0V。

5.权利要求4的方法，其中所述串预充电电压和所述源极线传递电压处于所述第一传递电压。

6.权利要求4的方法，其中所述第一传递电压大于编程的存储器单元阈值电压。

7.权利要求4的方法，其中在顺序编程方向上的所述选择的存储器单元之前的所述存储器单元对应于擦除的页面。

8.权利要求7的方法，其中所述顺序编程方向包括从所述选择的存储器单元到所述源极线的第一方向，和从选择的存储器单元到所述位线的第二方向。

9.权利要求8的方法，其中在第二编程方向中，所述第一传递电压设置为0V。

10.一种闪速存储器装置，包括：

用于驱动串联在位线和源极线之间的源极线选择装置、存储器单元和串选择装置的驱动器；和

用于在编程操作中控制所述驱动器的控制器，所述控制器被配置成

驱动所述存储器单元的所有字线到第一传递电压，用于将所述源极线提供的串预充电电压耦合到所述存储器单元，所述串预充电电压大于所述第一传递电压；

持续驱动除了与邻接于所述选择的存储器单元的第一存储器单元对应的第一字线之外的所有字线至大于所述第一传递电压的第二传递电压，所述第一存储器单元位于所述选择的存储器单元和所述串选择装置之间；

驱动对应于与所述选择的存储器单元邻接的第二存储器单元的第二字线至所述第一电源电压，用于关断该第二存储器单元，

驱动对应于所述选择的存储器单元的所述第三字线至大于所述第二传递电压的编程电压，并且

耦合所述位线到所述选择的存储器单元。

11.权利要求10的闪速存储器装置，其中所述驱动器包括：

用于将行信号耦合到所述存储器单元、将源极选择信号耦合到源极线选择装置并且将串选择信号耦合到串选择装置的字线驱动器；

用于响应于块地址来启动所述字线驱动器的块译码器，和

用于响应于该行地址来提供该行信号、该源极选择信号和该串选择信号的行译码器。

12.权利要求11的闪速存储器装置，其中所述行译码器包括用于提供行信号的其中一个的行译码器电路，所述行译码器电路包括用于选择性耦合该编程电压、该第一传递电压和该第二传递电压的其中一个到所述其中一个行信号的多路复用器。

13.权利要求12的闪速存储器装置，其中所述行译码器包括用于提供该源极选择信号的行译码器电路，所述行译码器电路包括用于将VSS和该第二传递电压的其中一个选择性耦合到所述源极选择信号的多路复用器。

14.权利要求12的闪速存储器装置，其中所述行译码器包括用于提供该串选择信号的行译码器电路，所述行译码器电路包括用于将VSS和VDD的其中一个选择性耦合到所述串选择信号的多路复用器。