[发明专利]变共模宽电源范围的高速比较器

权利要求书

1.一种变共模宽电源范围的高速比较器，其特征在于：所述高速比较器电路包括一第一预放大器A1、一第二预放大器A2、一第三预放大器A3、一第四预放大器A4、一动态比较器DC、一RS触发器RS1、一第一异或门XOR1、一第二异或门XOR2和一反相器INV。

2.如权利要求1中所述的变共模宽电源范围的高速比较器，其特征在于：所述第一预放大器A1的Vip输入端与所述第二预放大器A2的输入端Vip相连；所述第一预放大器A1的Vin输入端与所述第二预放大器A2的输入端Vin相连；所述第一预放大器A1的Von输出端与所述第二预放大器A2的输出端Von、与所述第三预放大器A3的输入端Vip，相连于von1；所述第一预放大器A1的Vop输出端与所述第二预放大器A2的输出端Vop、与所述第三预放大器A3的输入端Vin，相连于vop1；所述第三预放大器A3的输出端Von与所述第四预放大器A4的输入端Vip相连；所述第三预放大器A3的输出端Vop与所述第四预放大器A4的输入端Vin相连；所述第四预放大器A4的输出端Von与所述动态比较器DC的输入端Vin相连；所述第四预放大器A4的输出端Vop与所述动态比较器DC的输入端Vip相连；所述动态比较器DC的输出端Qn与所述RS触发器RS1的输入端R、与所述第一异或门XOR1的输入端A，相连于Q；所述动态比较器DC的输出端Qp与所述RS触发器RS1的输入端S、与所述第一异或门XOR1的输入端B，相连于Qb；所述第一异或门XOR1的输出端Y与所述第一预放大器A1的输入端Don、与所述第二预放大器A2的输入端Don、所述第三预放大器A3的输入端Don、所述第四预放大器A4的输入端Don、相连于Over；所述第二异或门XOR2的输出端与所述反相器N1的输入端A、与所述第二预放大器A2的输入端EN，相连于Fip；所述反相器N1的输出端Y与所述第一预放大器A1的输入端EN相连。

3.如权利要求2中所述，在N bit（N为数模转换器的精度）的数模转换器的第一个到第i（i介于1与N之间，且为固定值）个比较周期，在前i个比较周期内，比较器输入共模电平相对较高，所述第二预放大器A2关闭，所述第一预放大器A1开启，由所述第一预放大器A1提供第一级预放大作用；在N bit的数模转换器的第i+1到第N-1个比较周期，该N-i-1个周期内，比较器输入共模电平相对较低，所述第一预放大器A1关闭，所述第二预放大器A2开启，由所述第二预放大器A2提供第一级预放大作用。

4.如权利要求3中所述，所述第一预放大器A1和所述第二预放大器A2需要开启或者关闭，使能信号由所述第二异或门XOR2和所述反相器N1产生，所述第二异或门XOR2和所述反相器N1一起根据是否完成第i个比较周期，产生控制信号关闭或者开启所述第一预放大器A1和所述第二预放大器A2。