[发明专利]一种用于数字延迟链的延迟单元

说明书

技术领域

本发明涉及集成电路，尤其是一种用于数字延迟链的延迟单元。

背景技术

数字延迟链一般包括多个串联的延迟单元，而传统的延迟单元的结构如图1所示，是采用单一的控制信号来控制延迟单元的导通和回环。图2是图1的一种常见的变种设计，采用反相器和多选器构成延迟单元。但是，由于多选器的结构比较复杂，因此由这样的部件构成的延迟单元的延迟的粒度较大。

发明内容

本发明要解决的技术问题是：提出一种延迟粒度较小的延迟单元。

本发明所采用的技术方案为：一种用于数字延迟链的延迟单元，所述的延迟单元包括传播通路以及返回通路，所述的传播通路和返回通路由反相器以及与非门构成。

具体的说，本发明所述的传播通路为一个反相器；所述的返回通路由3个与非门构成。

本发明所述的多个延迟单元前后相接能够构成延迟链。并且所述的延迟链中后一级的延迟单元的控制信号可以由前一级延迟单元的控制信号生成。当所述的延迟链中前一个延迟单元处于回环状态并且后一个延迟单元处于返回状态时，信号在前一个延迟单元处折返。

本发明的有益效果是：本发明将传统的延迟单元的主要延迟部件由反相器和多选器，改变为反相器和与非门；由于与非门比多选器的结构简单，延迟小，因此由反相器和与非门构成的延迟单元粒度更小。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是现有技术中延迟单元常见的结构；

图2是图1一种常见的变种；

图3是本发明延迟单元的结构示意图；

图4是图3的一种结构的调整。

具体实施方式

现在结合附图和优选实施例对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

如图3所示，一种用于数字延迟链的延迟单元，延迟单元包括传播通路以及返回通路，传播通路为一个反相器；返回通路由3个与非门构成。

当ctrl2为0时，延迟单元处于“导通”状态；当ctrl2为1且ctrl1为0时，延迟单元处于“返回1”的状态；当ctrl2为1且ctrl1为1时，延迟单元处于“回环”状态。当延迟单元中第i个单元处于“回环”而第i+1个单元处于“返回1”的状态时，信号在第i个单元处折返。

将图3所示的延迟单元结构进行调整，形成如图4所示的一种结构，使ctrl2信号由前一级延迟单元的ctrl1信号生成。并且将这样的延迟单元前后相接构成一个数字延迟链，该延迟链在第一个ctrl1为1的延迟单元处完成信号折返。

以上说明书中描述的只是本发明的具体实施方式，各种举例说明不对本发明的实质内容构成限制，所属技术领域的普通技术人员在阅读了说明书后可以对以前所述的具体实施方式做修改或变形，而不背离发明的实质和范围。