[发明专利]高可靠性耗尽型功率半导体器件及其制造方法

说明书

技术领域

本发明涉及耗尽型功率半导体器件技术领域，更具体的，涉及一种高可靠性耗尽型功率半导体器件及其制造方法。

背景技术

栅介质层的时变击穿（TDDB）是造成大多数栅控耗尽型功率半导体器件受到破坏的一个重要因素，为了避免栅介质层击穿以提高半导体器件的可靠性，在实际应用中一般会严格限制施加在栅电极上的栅电压，以保证栅介质层工作在低应力条件下。

业界希望能突破栅控耗尽型功率半导体器件的上述限制。具体的，希望能从内在半导体器件性能出发，通过提出新的半导体器件结构以提高可靠性。

发明内容

本发明要解决的技术问题是提供一种高可靠性耗尽型功率半导体器件及其制造方法，能够减弱栅介质层的电场强度从而保证栅介质层工作在低应力条件下以提高器件可靠性。

为解决上述技术问题，本发明提供了一种高可靠性耗尽型功率半导体器件，包括：

半导体衬底；

位于所述半导体衬底上的第一掺杂类型的外延层；

依次位于所述外延层上的栅介质层和栅电极；

位于所述栅电极两侧、所述外延层内的第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反，所述阱区的表面具有第一掺杂类型的反型层；

其中，所述栅介质层下方的外延层表面留有未注入第一掺杂类型离子的低浓度区。

根据本发明的一个实施例，所述低浓度区的宽度占所述栅电极两侧的阱区间距的10%~50%。

根据本发明的一个实施例，所述阱区的离子注入剂量Q1和所述反型层的离子注入剂量Q2被选择为：1e13cm^-2≤Q1≤1e14cm^-2，2e12cm^-2≤Q2≤2e13cm^-2，并且在满足耐压和阈值电压要求的取值范围内，Q1和Q2分别取各自范围的最大值。

根据本发明的一个实施例，所述栅介质层的厚度为

本发明还提供了一种高可靠性耗尽型功率半导体器件的制造方法，包括：提供半导体衬底；

在所述半导体衬底上形成第一掺杂类型的外延层；

在所述外延层中形成第二掺杂类型的阱区，所述第二掺杂类型与所述第一掺杂类型相反；

在所述阱区的表面形成第一掺杂类型的反型层；以及

在相邻阱区之间的外延层上依次形成栅介质层和栅电极，

其中，所述反型层的注入掩膜具有遮挡部分，使得所述外延层的表面留有未注入第一掺杂类型离子的低浓度区，所述栅介质层位于所述低浓度区上方。

根据本发明的一个实施例，所述低浓度区的宽度占所述栅电极两侧的阱区间距的10%~50%。

根据本发明的一个实施例，所述阱区的离子注入剂量Q1和所述反型层的离子注入剂量Q2被选择为：1e13cm^-2≤Q1≤1e14cm^-2，2e12cm^-2≤Q2≤2e13cm^-2，并且在满足耐压和阈值电压要求的取值范围内，Q1和Q2分别取各自范围的最大值。

根据本发明的一个实施例，所述栅介质层的厚度为

与现有技术相比，本发明具有以下优点：

本发明实施例的高可靠性耗尽型功率半导体器件中，栅介质层下方的外延层表面保留有未注入第一掺杂类型离子的低浓度区，换言之，在通过注入反型离子形成反型层时并不涉及该部分。注入反型离子的部分浓度得到加强，而未注入反型离子的部分浓度保持为原来浓度，从而形成一个横向的浓度梯度。浓度保持为原来浓度的部分电场强度较弱，使得栅介质层的电场强度也较弱，保证了栅介质层工作在低应力条件下从而有利于提高器件可靠性。

此外，本实施例还提供了阱区注入剂量Q1和反型层注入剂量Q2的优选方案，以及栅介质层厚度的优选方案，有利于进一步提高器件的可靠性。

附图说明

图1A至图1C是本发明实施例的高可靠性耗尽型功率半导体器件的制造过程；

图2-3是本发明第一实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方硅表面的杂质浓度分布图；

图4-5是本发明第一实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下表面的电场强度分布图；

图6-7是本发明第一实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方硅上表面的电场强度分布图；

图8-9是本发明第二实施例中不同实验例的高可靠性耗尽型功率半导体器件栅介质层下方硅表面的杂质浓度分布图；