[发明专利]多模译码器实现方法及装置

权利要求书

1.一种多模译码器实现方法，其特征在于，包括：

S0，按照预定方式存储待译码数据，其中：在LTE和WiMAX制式下，各处理单元独立存储，并且每个处理单元中，奇、偶地址的数据也单独存储；在UMTS和TD-SCDMA制式下，只分奇、偶地址进行存储；

S1，对预先存储的待译码数据进行交织处理，得到交织地址；

S2，基于所述交织地址，采用Radix-4算法架构，不同制式下复用一套MAP译码单元，以并行处理方式，根据制式种类对所述待译码数据进行相应的MAP迭代译码处理。

2.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：

S21，采用Radix-4算法架构，复用一套MAP译码单元，以并行处理方式，根据制式种类对所述待译码数据进行相应的MAP1处理；

S22，基于所述交织地址，采用Radix-4算法架构，复用一套MAP译码单元，以并行处理方式，根据制式种类对所述待译码数据进行相应的MAP2处理；

S23，当满足迭代终止条件后，终止MAP迭代，输出译码结果。

3.根据权利要求2所述的方法，其特征在于，所述一套MAP译码单元包括四个MAP译码单元，所述步骤S21包括：

在LTE和WiMAX制式下，采用四个MAP译码单元并行处理，并采用前向alpha和后向beta对撞计算的方式，在碰撞前，读取先验信息进行MAP计算的同时，按顺序缓存滑窗长度的先验信息；在碰撞后，从缓存读出先验信息用于计算，并将计算得到的先验信息存入先验信息存储RAM；

在UMTS和TD-SCDMA制式下，在计算gamma时，同时进行先验信息备份。

4.根据权利要求2所述的方法，其特征在于，所述一套MAP译码单元包括四个MAP译码单元，所述步骤S22包括：

在LTE和WiMAX制式下，基于交织地址，采用四个MAP译码单元并行处理，并采用前向alpha和后向beta对撞计算的方式，在碰撞前，读取先验信息进行MAP计算的同时，按顺序缓存滑窗长度的先验信息；在碰撞后，从缓存读出先验信息用于计算，并将计算得到的先验信息存入先验信息存储RAM；

在UMTS和TD-SCDMA制式下，在alpha和beta对撞计算时，需要同时从存储RAM读取4个系统比特/校验比特2/先验信息；对撞计算后得到的4个先验信息/硬判数据同时存入存储RAM。

5.根据权利要求1-4中任一项所述的方法，其特征在于，所述步骤S0具体包括：

在LTE制式下，对输入的待译码数据根据其所处的处理单元，分别存储在对应的4组深度为1536的RAM中；每组深度为1536的RAM由2个深度768的RAM组成，分别按照每组的奇偶地址存储每个处理单元的待译码数据；

在UMTS和TD-SCDMA制式下，对输入的待译码数据，按照每组的奇偶地址，根据码块长度采取存满1组深度1536的RAM，再存储下1组深度1536的存储方式，每组由2个深度768的RAM组成，分别对应奇、偶地址的数据；

在WiMAX制式下，将每一路待译码数据的A/B、Y、W分别对应的600个比特对，分别存入深度为1536的RAM中对应的2个深度为768的RAM。

6.一种多模译码器实现装置，其特征在于，包括：

存储模块，用于按照预定方式存储待译码数据，其中：在LTE和WiMAX制式下，各处理单元独立存储，并且每个处理单元中，奇、偶地址的数据也单独存储；在UMTS和TD-SCDMA制式下，只分奇、偶地址进行存储；

交织模块，用于对预先存储的待译码数据进行交织处理，得到交织地址；

译码模块，用于基于所述交织地址，采用Radix-4算法架构，不同制式下复用一套MAP译码单元，以并行处理方式，根据制式种类对所述待译码数据进行相应的MAP迭代译码处理。