[发明专利]多通道协调加载控制系统同步数据传输及同步实现方法有效

专利信息
申请号: 201210581008.2 申请日: 2012-12-27
公开(公告)号: CN103092185A 公开(公告)日: 2013-05-08
发明(设计)人: 刘恩朋 申请(专利权)人: 中国航空工业集团公司北京长城航空测控技术研究所;中航高科智能测控有限公司;北京瑞赛长城航空测控技术有限公司
主分类号: G05B23/02 分类号: G05B23/02
代理公司: 中国航空专利中心 11008 代理人: 李建英
地址: 100022 北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 通道 协调 加载 控制系统 同步 数据传输 实现 方法
【权利要求书】:

1.一种多通道协调加载控制系统同步数据传输及同步实现方法,其特征是:系统由N个相同的单通道伺服控制器,N个相同的同步数据传输接口单元,16条同步线,1个外同步时钟构成,其中每个单通道伺服控制器接一个同步数据传输接口单元,每个同步数据传输接口单元接受外同步时钟CLK控制,外同步时钟CLK的频率F值等于控制系统加载频率f和一个加载周期的细分步骤M的乘积(F=f×M),并由控制系统设置;

(一)接口单元

接口单元包括:两个74ALS654双向数据缓存器(U1、U2)、一个可编程逻辑器件(U3)、一个与非门芯片(U4),其中:74ALS654双向数据缓存器(U1)含有两个缓存器A和B,74ALS654双向数据缓存器(U1)的缓存器A输出端与16条同步线高八位同步线相接,74ALS654双向数据缓存器(U1)的缓存器B输出端与单通道伺服控制器处理器的高八位数据线相接,74ALS654双向数据缓存器(U2)含有两个缓存器A和B,74ALS654双向数据缓存器(U2)的缓存器A输出端与16条同步线低八位同步线相接,74ALS654双向数据缓存器(U2)的缓存器B输出端与单通道伺服控制器处理器的低八位数据线相接,其中,74ALS654双向数据缓存器(U1)的缓存器B输出端和74ALS654双向数据缓存器(U2)的缓存器B输出端称为16位B总线,74ALS654双向数据缓存器(U1)的缓存器A输出端和74ALS654双向数据缓存器(U2)的缓存器A输出端称为16位A总线,

(1)两个74ALS654双向数据缓存器(U1、U2)的管脚2与管脚22分别相连,并接5伏电源上;

②两个74ALS654双向数据缓存器(U1、U2)的管脚1相连,称为CAB并连接到可编程逻辑器件(U3)的第一个输出端;其中CAB为将A总线数据存储到缓存器B;

③两个74ALS654双向数据缓存器的管脚23相连,称为CBA并连接到可编程逻辑器件(U3)的第二个输出端;其中CBA为将B总线数据存储到缓存器A;

④两个74ALS654双向数据缓存器的管脚3相连,称为GAB并连接到可编程逻辑器件(U3)的第三个输出端;其中,GAB为将存储的B总线数据传递到A总线;

⑤两个74ALS654双向数据缓存器的管脚21相连,称为并连接到可编程逻辑器件(U3)的第四个输出端;其中,为将存储的A总线数据传递到B总线;

⑥两个74ALS654双向数据缓存器管脚20~管脚13分别接至单通道伺服控制器处理器的数据线(D0~D15),两个74ALS654双向数据缓存器的管脚4~管脚11分别接到16条同步线;

⑦一个与非门芯片(U4)的输入端与可编程逻辑器件(U3)的第一个输入端相接,并定义为CLK,该与非门芯片(U4)的输出端接可编程逻辑器件(U3)的第二个输入端并定义为CLKM,同时接一个0.001微微法的无极性电容的一端、电容另一端接地;其中:CLK为外同步时钟,CLKM为外同步时钟的延时信号;

⑧可编程逻辑器件(U3)的第三个输入端至第十个输入端分别接单通道伺服控制器处理器的地址线A0~A7,可编程逻辑器件(U3)的第十一至第十三输入端分别接单通道伺服控制器处理器的外部地址空间控制线IS、读控制线RD、写控制线WR信号;两个74ALS654双向数据缓存器的16位输出都分别连接到16条同步线上,每条同步线接5KΩ上拉电阻接到5伏电源上,外同步时钟CLK接到每个接口单元的与非门芯片(U4)的输入端和可编程逻辑器件(U3)的第十四个输入端,

(二)接口单元的控制逻辑

单通道伺服控制器设定在外同步时钟CLK为高电平时向同步线“写”本通道同步状态,在外同步时钟CLK为低电平时从同步线“读”所有通道综合的同步状态;

当定义同步数据接口缓存器地址为××01H时,

①CBA等于分别将单通道伺服控制器处理器的地址线的信号A7、A6、A5、A4、A3、A2、A1、外部地址空间控制线IS、写控制线WR进行逻辑取反,之后和单通道伺服控制器处理器的地址线的信号A0进行逻辑求与,其结果再逻辑取反;

②CAB等于外同步时钟的延时信号CLKM的逻辑取反;

③GAB等于分别将单通道伺服控制器处理器的地址线的信号A7、A6、A5、A4、A3、A2、A1、外部地址空间控制线IS、读控制线RD进行逻辑取反,之后和单通道伺服控制器处理器的地址线的信号A0进行逻辑求与;

④等于分别将单通道伺服控制器处理器的地址线的信号A7、A6、A5、A4、A3、A2、A1、外部地址空间控制线IS进行逻辑取反,之后和单通道伺服控制器处理器的地址线的信号A0进行逻辑求与,其结果再逻辑取反,最后再和外同步时钟CLK逻辑求与;

(三)同步N个相同的单通道伺服控制器

在多通道协调控制系统的每个单通道伺服控制器中,

①定义某一通道的控制状态用数字“1”代表本通道控制状态达到要求的控制精度,用数字“0”代表本通道控制状态还没达到要求的控制精度;

②将通道控制过程细分为n个步骤;

③当某一通道在开始某一细分控制步骤时,在该通道伺服控制器中的处理器判断本通道没有达到要求的控制精度以内时,向某一同步线写“0”,直到达到要求的控制精度以内,则向该同步线写“1”;

④步骤③中的通道伺服控制器再去读取步骤③中的同步线状态;只要挂在该同步线上有任何一个通道没有达到要求的控制精度时,由于开集电极特性形成“与”的逻辑,则该同步线状态将为“0”,此时该通道就需要等待;只有当所有挂在该同步线的控制通道都达到要求的控制精度时,根据“与”逻辑特征,读回的同步线状态才会为“1”,这时该通道方可进行下一步骤的控制过程,直至完成该通道加载全部过程;当每个通道控制按此方法进行控制时,就实现了系统所有通道的同步控制。

2.根据权利要求1所述的一种多通道协调加载控制系统同步数据传输及同步实现方法,其特征是:所述的同步N个相同的单通道伺服控制器时,分别将不同的同步线代表为不同的工作状态,使单通道伺服控制器在不同的工作状态进行相应的处理。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司北京长城航空测控技术研究所;中航高科智能测控有限公司;北京瑞赛长城航空测控技术有限公司,未经中国航空工业集团公司北京长城航空测控技术研究所;中航高科智能测控有限公司;北京瑞赛长城航空测控技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210581008.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top