[发明专利]支持数据预取与重用的可重构系统

说明书

技术领域

本发明属于嵌入式可重构技术领域，具体涉及一种支持数据预取与重用的可重构系统。

背景技术

可重构系统因兼具硬件的高效率和软件的灵活性，是嵌入式媒体处理、无线通信等应用领域的理想架构选择。可重构阵列是可重构系统的主要运算部件，拥有海量的计算资源和充足的路由资源，通过对其运算单元的功能和路由进行合理配置，可以充分的发掘应用的数据并行性和指令并行性来提高性能。相对于通用处理器，可重构阵列在处理计算密集型应用方面的优势明显。

媒体处理等计算密集型应用对数据通量的需求很大，在可重构阵列具有丰富计算资源的条件下，数据访存往往是制约其性能提高的瓶颈，因此能否提供足够大的有效带宽来匹配阵列的计算能力成为决定可重构阵列性能的关键因素。

可重构系统通常拥有多种片上存储器，用于存储全局输入输出数据以及多个计算任务间的中间数据，并可以被阵列中具有访存功能的可重构单元访问。在用可重构系统进行计算密集型应用的加速时，阵列中的可重构单元会通过执行加载/存储操作对片上存储器进行大量的并行读写，而由于片上存储器的端口数限制会导致频繁的访存冲突，访存请求往往无法及时被处理，阵列在相当多的时间处于停顿状态。这导致可重构系统的计算性能严重受制于片上存储器的访问效率。

针对提高访问可重构系统的片上存储器的效率的问题，当前的主要解决方法有以下两种：

1）使用存储队列机制来提高访问片上存储器的效率。这种方案使用一种“访存队列”来实现多个访存行为的流水化，并把访存延时作为编译器可见的参数，依赖编译器来合理调度访存操作。这种方法的主要不足是硬件实现较复杂，硬件开销较大，且对编译器的调度能力提出了较高要求。

2）在阵列实际使用所需数据前，提前通过其他模块把数据从存储器中取出并搬运至数据输入FIFO（First In First Out，先入先出队列）或帧缓冲中。这种方案采用了预取的机制来重叠数据的搬运与阵列的计算，以此隐藏访存延时。这种方法的不足是，当前的编译技术难以对这种预取机制进行有效的调度，因而往往依赖编程人员分析算法的数据流特点，并由编程人员在程序中显式指定数据的预取操作，加重了编程人员的负担。

因此，当前的提高可重构系统片上存储器访问效率的方法存在硬件实现复杂，编译支持不足等问题。

发明内容

发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种支持数据预取与重用的可重构系统，通过采用动态自启发的预取方法，同时结合传统的数据重用方法，可以用较少的资源实现可重构阵列对片上存储器中数据的自发的预取和重用，有效的提高了可重构阵列访问片上存储器的效率，避免了当前的可重构阵列对片上存储器的访问优化技术中存在的缺乏编译器支持的问题。

技术方案：为实现上述发明目的，本发明采用的技术方案为一种支持数据预取与重用的可重构系统，该可重构系统包括可重构阵列、数据预取与重用模块和数据流控制模块；

所述可重构阵列：通过其内部的可重构单元执行的数据访问指令，向所述数据预取与重用模块发出数据访问请求，并接收数据预取与重用模块返回的数据；

所述数据预取与重用模块：用于接收并记录可重构阵列发出的数据访问请求，根据所记录的数据访问请求动态生成预取地址；同时，接收并缓存预取到的数据和上一次被可重构阵列访问过的地址和对应的数据，判断可重构阵列当前所要访问的数据是否已被缓存，若已被缓存，则直接将该数据发送给可重构阵列，若没有被缓存，则把当前的数据访问请求发送给数据流控制模块； 

所述数据流控制模块：用于接收所述数据预取与重用模块发出的数据访问请求，对片上存储器进行实际的数据访问，然后将所取到的数据发送至数据预取与重用模块。

进一步的，所述数据预取与重用模块包括：

地址生成子模块，用于地址比较并产生预取地址；数据预取子模块，用于产生预取控制信号；数据重用子模块，用于寄存当前数据和预取数据，判断访问地址反馈重用数据；以及逻辑控制子模块，用于监视和控制预取和重用的工作过程；

其中，所述地址生成子模块与数据预取子模块、数据重用子模块和逻辑控制子模块通信联接；数据预取子模块与地址生成子模块和逻辑控制子模块通信联接；数据重用子模块与地址生成子模块和逻辑控制子模块通信联接。